包括修复电路的存储器设备及其操作方法与流程

本公开涉及电子设备，更具体地，涉及包括修复电路的存储器设备及其操作方法。

背景技术：

1、存储器设备可以用于电子设备，诸如移动设备和计算机。存储器设备的存储器容量已随着制造工艺技术的发展而增加。随着微细加工技术的发展，存储器设备中故障存储器单元逐渐增多。存储器设备可以包括修复电路以修复故障存储器单元。

2、基于存储器容量的增加，存储器设备中的存储器单元阵列的尺寸也可以增加。在存储器设备中，包括存储器单元阵列的集合体可以被称为存储体。可以提供修复电路来驱动对应的存储体。当存储故障地址的电路布置在修复电路中时，存储器设备的面积可以增大。

技术实现思路

1、提供了包括修复电路的存储器设备及其操作方法，在该修复电路中，在每两个存储体中合并行修复电路，从而减小尺寸和功耗。

2、另外的方面将部分地在以下描述中阐述，并将部分地自该描述明显，或者可以通过实践所呈现的实施例而获悉。

3、根据本公开的一方面，一种修复电路包括：第一故障地址锁存器，配置为锁存与第一存储体对应的第一故障地址和第二故障地址；第二故障地址锁存器，配置为锁存与不同于第一存储体的第二存储体对应的第三故障地址和第四故障地址；故障地址复用器，配置为通过将第一故障地址与第三故障地址合并来输出第一合并地址，并且通过将第二故障地址与第四故障地址合并来输出第二合并地址；比较电路，配置为将第一合并地址的逻辑电平与合并解码行地址的逻辑电平进行比较以生成第一命中信号，并且将第二合并地址的逻辑电平与合并解码行地址的逻辑电平进行比较以生成第二命中信号；逻辑运算器，配置为接收第一命中信号和第二命中信号，并且输出有效命中预信号；以及有效命中锁存器，配置为接收有效命中预信号并且输出有效命中信号。

4、根据本公开的一个方面，一种存储器设备包括：合并存储器，包括耦合到多条字线的存储器单元；行解码器，配置为通过所述多条字线发送行选择信号并且选择合并存储体的至少一条字线；以及修复电路，配置为修复与所选择的字线对应的故障地址，其中合并存储体包括第一存储体和第二存储体，以及其中修复电路包括：第一故障地址锁存器，配置为锁存与第一存储体对应的第一故障地址和第二故障地址；第二故障地址锁存器，配置为锁存与第二存储体对应的第三故障地址和第四故障地址；故障地址复用器，配置为通过将第一故障地址与第三故障地址合并来输出第一合并地址，并且通过将第二故障地址与第四故障地址合并来输出第二合并地址；比较电路，配置为将第一合并地址的逻辑电平与合并解码行地址的逻辑电平进行比较以生成第一命中信号，并且将第二合并地址的逻辑电平与合并解码行地址的逻辑电平进行比较以生成第二命中信号；逻辑运算器，配置为接收第一命中信号和第二命中信号，并且输出有效命中预信号；以及有效命中锁存器，配置为接收有效命中预信号并且输出有效命中信号。

5、根据本公开的一方面，一种包括用于修复两个或更多个合并存储体的地址的修复电路的存储器设备的操作方法，该操作方法包括：接收第一存储体的第一故障地址预信号并且获取第一故障地址；接收第二存储体的第二故障地址预信号并且获取第二故障地址；接收第三存储体的第三故障地址预信号并且获得第三故障地址；接收第四存储体的第三故障地址预信号并且获得第四故障地址；基于第一故障地址和第二故障地址生成第一合并地址；基于第三故障地址和第四故障地址生成第二合并地址；通过将第一合并解码行地址的逻辑电平与第一合并地址的逻辑电平进行比较来生成第一命中信号；通过将第二合并解码行地址的逻辑电平与第二合并地址的逻辑电平进行比较来生成第二命中信号；基于第一命中信号和第二命中信号生成有效命中预信号；以及基于有效命中预信号输出有效命中信号。

6、根据本公开的一方面，一种修复电路包括：第一故障地址锁存器，配置为锁存与第一存储体对应的第一故障地址；第二故障地址锁存器，配置为锁存与不同于第一存储体的第二存储体对应的第二故障地址；第一故障地址复用器，配置为接收第一故障地址和第二故障地址，并且通过合并第一故障地址和第二故障地址输出第一合并地址；第一比较电路，配置为将合并解码行地址的逻辑电平与第一合并地址的逻辑电平进行比较以生成第一命中信号；第三故障地址锁存器，配置为锁存与第一存储体对应的第三故障地址；第四故障地址锁存器，配置为锁存与第二存储体对应的第四故障地址；第二故障地址复用器，配置为接收第三故障地址和第四故障地址，并且通过合并第一故障地址和第二故障地址输出第二合并地址；第二比较电路，配置为将合并解码行地址的逻辑电平与第二合并地址的逻辑电平进行比较，以生成第二命中信号；逻辑运算器，配置为接收第一命中信号和第二命中信号并且输出有效命中预信号；以及有效命中锁存器，配置为接收有效命中预信号并且输出有效命中信号。

7、根据本公开的一方面，一种修复电路包括：第一故障地址锁存器，配置为锁存与包括在多个存储体中的第一存储体对应的第一故障地址和第二故障地址；第二故障地址锁存器，配置为锁存与包括在所述多个存储体中的第二存储体对应的第三故障地址和第四故障地址，其中第二存储体不同于第一存储体；故障地址复用器，配置为通过合并第一故障地址和第三故障地址输出第一合并地址，并且通过合并第二故障地址和第四故障地址输出第二合并地址；比较电路，配置为将第一合并地址的逻辑电平与合并解码行地址的逻辑电平进行比较以生成第一命中信号，并且将第二合并地址的逻辑电平与合并解码行地址的逻辑电平进行比较以生成第二命中信号；逻辑运算器，配置为接收第一命中信号和第二命中信号并且输出有效命中预信号；以及有效命中锁存器，配置为接收有效命中预信号并且基于有效命中预信号输出有效命中信号。

技术特征：

1.一种修复电路，包括：

2.根据权利要求1所述的修复电路，其中第一故障地址锁存器和第二故障地址锁存器中的每个包括反熔丝阵列，反熔丝阵列包括多个反熔丝单元，

3.根据权利要求1所述的修复电路，其中故障地址复用器进一步配置为接收与第一存储体对应的行地址激活信号和与第二存储体对应的行地址激活信号，以激活第一合并地址或第二合并地址。

4.根据权利要求1所述的修复电路，其中比较电路进一步配置为：

5.根据权利要求1所述的修复电路，其中有效命中锁存器进一步配置为接收有效命中过滤器信号并且基于有效命中过滤器信号过滤有效命中预信号。

6.根据权利要求1所述的修复电路，其中第一故障地址和第三故障地址共享行地址。

7.根据权利要求6所述的修复电路，其中行地址是第一行地址，并且

8.根据权利要求1所述的修复电路，其中逻辑运算器包括配置为基于第一命中信号的逻辑电平和第二命中信号的逻辑电平执行and运算的and门。

9.一种存储器设备，包括：

10.根据权利要求9所述的存储器设备，其中第一故障地址锁存器和第二故障地址锁存器中的每个包括反熔丝阵列，反熔丝阵列包括多个反熔丝单元，

11.根据权利要求9所述的存储器设备，其中故障地址复用器进一步配置为接收与第一存储体对应的行地址激活信号和与第二存储体对应的行地址激活信号，以激活第一合并地址或第二合并地址。

12.根据权利要求9所述的存储器设备，其中比较电路进一步配置为：

13.根据权利要求9所述的存储器设备，其中有效命中锁存器进一步配置为接收有效命中过滤器信号，并且基于有效命中过滤器信号过滤有效命中预信号。

14.根据权利要求9所述的存储器设备，其中第一故障地址和第三故障地址共享行地址。

15.根据权利要求14所述的存储器设备，其中所述行地址是第一行地址，并且

16.根据权利要求9所述的存储器设备，其中逻辑运算器包括配置为基于第一命中信号的逻辑电平和第二命中信号的逻辑电平执行and运算的and门。

17.一种包括用于修复两个或更多个合并存储体的地址的修复电路的存储器设备的操作方法，该操作方法包括：

18.根据权利要求17所述的操作方法，其中生成第一合并地址和生成第二合并地址中的至少之一包括：

19.根据权利要求17所述的操作方法，其中基于与第一合并地址的逻辑电平匹配的第一合并解码行地址的逻辑电平来生成第一命中信号；并且

20.根据权利要求17所述的操作方法，其中输出有效命中信号包括过滤有效命中预信号。

技术总结一种修复电路，包括：第一故障地址锁存器，配置为锁存与第一存储体对应的第一故障地址和第二故障地址；第二故障地址锁存器，配置为锁存与不同于第一存储体的第二存储体对应的第三故障地址和第四故障地址；故障地址复用器，配置为将第一故障地址和第三故障地址合并为第一合并地址，并将第二故障地址和第四故障地址合并为第二合并地址；比较电路，配置为将第一合并地址和第二合并地址与合并解码行地址进行比较，以生成第一命中信号和第二命中信号；逻辑运算器，配置为基于第一命中信号和第二命中信号输出有效命中预信号；以及有效命中锁存器，配置为基于有效命中预信号输出有效命中信号。技术研发人员：洪昇基,李承俊受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/8/5