一种应用于存算一体芯片的冗余电路装置及方法

本发明涉及半导体集成电路领域，尤其涉及一种应用于存算一体芯片的冗余电路装置及方法。

背景技术：

1、近年来，深度学习已成为解决图像识别、自然语言处理、自动驾驶等领域复杂问题的关键工具。而设计基于硬件的深度神经网络时，传统的冯·诺依曼架构无疑需要进行大量的数据拷贝，随着神经网络参数量的增大与结构的复杂化，由于冯·诺依曼架构存储与计算分离的设计，大规模数据的提取速度与能耗逐渐成了数据计算的瓶颈。尤其是在深度学习领域，数据在运算器与存储器之间的频繁移动严重影响了模型训练的速度。

2、基于此，存算一体芯片架构逐渐得到人们的广泛关注。相较于冯·诺依曼架构，存算一体的优势在于消除不必要的数据搬移延迟和功耗，并使用存储单元提升算力。内存计算通过完全消除内存墙的延迟和能量负担，提供了明显的优势。

3、现有的存算一体芯片结构在设计结束后往往结构固定。但是，在实际电路制造过程中，由于工艺偏差、使用不当、使用环境恶劣等原因，电路的部分特性呈正态分布，存在少量电路功能偏离正常值。具体来说，所述存算一体芯片可能存在故障读出电路或故障器件。此时，由于存算一体芯片在进行矩阵计算，该列电路损坏会影响到整个存算一体芯片的正常工作。因此，当个别列电路故障时，存算一体芯片将不能进行正常运算，影响芯片良率。

技术实现思路

1、基于上述情况，本发明旨在提出一种应用于存算一体芯片的冗余电路装置及方法。

2、为了实现上述发明目的，本发明采用的技术方案如下：

3、一种应用于存算一体芯片的冗余电路装置，该装置包括：工作器件阵列，用于进行存储与计算；冗余器件阵列，与所述工作器件阵列使用相同的行驱动信号，用于提供超出计算需求的额外的器件阵列；驱动电路，用于对所述工作器件阵列和冗余器件阵列提供行驱动信号和列驱动信号；读出电路模块，用于读出所述工作器件阵列与冗余器件阵列中的有效计算结果。

4、进一步地，所述读出电路模块包括读出电路、冗余读出电路、寄存器与多路选择器；所述工作器件阵列的每一列末端连接一个读出电路；所述冗余器件阵列的每一列末端连接一个冗余读出电路；所述多路选择器的输入端连接读出电路与冗余读出电路的输出端，用于接收信号；所述多路选择器的输出端用于选择输出读出电路和冗余读出电路的结果；所述寄存器连接到多路选择器的输入端，用于产生多路选择器的选通控制信号。

5、进一步地，所述读出电路模块包括n个读出电路、k个冗余读出电路、n个寄存器与n个k+1选1多路选择器；所述读出电路与多路选择器的具体连接关系如下：对于第i个多路选择器，其接收的输入信号为第i、i+1、…、i+k列的读出电路的输出；其中，n为所述工作器件阵列的列尺寸，k为所述冗余器件阵列的列尺寸，1≤i≤n。

6、本发明还提供利用上述一种应用于存算一体芯片的冗余电路装置的方法，该方法的步骤包括：先对所述工作器件阵列的每一列的读出电路进行矩阵向量乘，并计算该矩阵向量乘结果与理想量化结果的余弦相似度，用来检测当前列读出电路与器件阵列是否功能正常；当检测的故障电路列个数大于预设阈值时，则器件阵列无法正常工作；当检测的故障电路列个数小于等于预设阈值时，则器件阵列可以进行正常工作。

7、进一步地，所述方法的步骤还包括：当检测到有功能不正常的读出电路，记录下故障电路列的列编号；配置多路选择器的选通控制信号，不输出故障电路列的信号；所述故障电路列的信号使用冗余器件阵列中的电路列信号进行替补，由多路选择器接收与所述冗余器件阵列中的电路列相连接的冗余电路的信号。

8、本发明的装置设置冗余器件阵列与冗余读出电路，通过多路选择器的信号选择，使用正常列电路替补故障电路，使故障电路不影响整个存算一体芯片的功能，进而在芯片计算时，避免故障电路影响到整个存算一体芯片的正常工作，提高芯片良率。

技术特征：

1.一种应用于存算一体芯片的冗余电路装置，其特征在于，该装置包括：

2.根据权利要求1所述的一种应用于存算一体芯片的冗余电路装置，其特征在于，所述读出电路模块包括读出电路、冗余读出电路、寄存器与多路选择器；所述工作器件阵列的每一列末端连接一个读出电路；所述冗余器件阵列的每一列末端连接一个冗余读出电路；所述多路选择器的输入端连接读出电路与冗余读出电路的输出端，用于接收信号；所述多路选择器的输出端用于选择输出读出电路和冗余读出电路的结果；所述寄存器连接到多路选择器的输入端，用于产生多路选择器的选通控制信号。

3.根据权利要求2所述的一种应用于存算一体芯片的冗余电路装置，其特征在于，所述读出电路模块包括n个读出电路、k个冗余读出电路、n个寄存器与n个k+1选1多路选择器；所述读出电路与多路选择器的具体连接关系如下：对于第i个多路选择器，其接收的输入信号为第i、i+1、…、i+k列的读出电路的输出；其中，n为所述工作器件阵列的列尺寸，k为所述冗余器件阵列的列尺寸，1≤i≤n。

4.利用如权利要求1至3之一所述一种应用于存算一体芯片的冗余电路装置的方法，其特征在于，该方法的步骤包括：

5.根据权利要求4所述的方法，其特征在于，所述方法的步骤还包括：当检测到有功能不正常的读出电路，记录下故障电路列的列编号；

6.根据权利要求5所述的方法，其特征在于，所述配置多路选择器的选通控制信号的方法具体为：

7.根据权利要求4所述的方法，其特征在于，当检测到不存在故障电路列时，对于第i个多路选择器，选择输出第i列的读出电路结果，此时所述冗余器件阵列与冗余读出电路不工作，其中1≤i≤n，n为所述工作器件阵列的列尺寸。

技术总结本发明公开了一种应用于存算一体芯片的冗余电路装置及方法。其装置包括：工作器件阵列，用于进行存储与计算；冗余器件阵列，与工作器件阵列使用相同的行驱动信号，用于提供超出计算需求的额外的器件阵列；驱动电路，用于对工作器件阵列和冗余器件阵列提供行驱动信号和列驱动信号；读出电路模块，用于读出工作器件阵列与冗余器件阵列中的有效计算结果。本发明通过多路选择器的信号选择，使用正常列电路替补故障电路信号，进而在实际工作时，减少故障电路对芯片性能的影响，使存算一体芯片正常工作，提高芯片良率。技术研发人员：潘红兵,谢志恒,傅高鸣,王宇宣,彭成磊受保护的技术使用者：南京大学技术研发日：技术公布日：2024/8/1