一种接收机系统和通信系统

本技术涉及通信，尤其涉及一种接收机系统和通信系统。

背景技术：

1、在现代通信系统中，解调是指在接收端将调制信号还原为原始信号的过程。无论是面对复杂的调制信号如qam(quadrature amplitude modulation，正交幅度调制)信号，还是相对简单的调制信号如gfsk(gaussian frequency shift keying，高斯频率偏移键控)调制信号，目前主流的解调方法均是基于笛卡尔坐标系来实现的，这种解调方法依赖的解调器结构一般为基于i/q(in-phase/ quadrature，同相/正交)的低中频接收机。

2、基于i/q的低中频接收机的工作流程如下：首先，使用频率合成器生成正交的i/q本振信号；将i/q本振信号与接收到的射频信号在混频器中混合，将射频信号的频率降低至低中频；然后，通过adc(analog-to-digital converter，模数转换器)对低中频信号进行采样，转化成数字信号；最后，结合i/q两路的数字信号，在数字基带中进行解调，从而恢复出原始信号。

3、但是，上述基于i/q的低中频接收机存在如下缺点：

4、1）需要i/q两路的电路模块，导致系统功耗较高。

5、2）i/q两路之间若存在失配，会影响解调结果的准确性。

6、3）随着cmos(complementary metal oxide semiconductor，互补金属氧化物半导体)工艺的不断进度，电源电压逐渐降低，晶体管的本征增益也逐渐减小，这增加了adc的设计难度，可能会影响adc的性能和效率。

技术实现思路

1、鉴于上述问题，本技术提供了一种接收机系统和通信系统，以实现低功耗、高解调准确性以及在cmos工艺下更好的适应性。具体方案如下：

2、本技术第一方面提供一种接收机系统，包括：射频放大模块100、射频混频器模块200、环路滤波器模块300、比较器模块400、数字积分器模块500、包络检测模块600、数字时间转换器模块700、数字环路滤波器模块800、压控数控振荡器模块900、多模分频器模块1000、产生内插相位模块1100以及相位内插模块1200；

3、其中，射频放大模块100用于对输入的射频信号进行放大，并输出放大后的射频信号；

4、射频混频器模块200的第一输入端与射频放大模块100的输出端相连，射频混频器模块200的第二输入端与压控数控振荡器模块900的输出端相连；

5、射频混频器模块200用于将射频混频器模块200的输出信号与压控数控振荡器模块900的输出信号进行混频，混频后产生的信号包含零中频分量；同时，射频混频器模块200还用于鉴别射频放大模块100输出的射频信号与压控数控振荡器模块900的输出信号之间的相位差，鉴相结果即为所述零中频分量；

6、环路滤波器模块300的输入端与射频混频器模块200的输出端相连；

7、环路滤波器模块300用于滤除射频混频器模块200的输出信号中的高频成分，输出所述鉴相结果；

8、比较器模块400的输入端与环路滤波器模块300的输出端相连；

9、比较器模块400用于对所述鉴相结果进行单比特量化，得到单比特量化结果；

10、数字积分器模块500的输入端与比较器模块400的输出端相连，数字积分器模块500的输出端与相连相位内插模块1200的输入端相连；

11、数字积分器模块500用于对比较器模块400输出的单比特量化结果进行累加操作；数字积分器模块500的输出信号即为输入的射频信号的相位解调信号；

12、包络检测模块600的输入端与射频放大模块100的输出端相连；

13、包络检测模块600用于检测输入信号的包络大小并输出；

14、数字时间转换器模块700的第一输入端与相位内插模块1200的输出端相连，数字时间转换器模块700的第二输入端用于接收参考时钟；

15、数字时间转换器模块700用于根据相位内插模块1200的输出信号和所述参考时钟之间的相位差转换成对应的数字输出信号；

16、数字环路滤波器模块800的输入端与数字时间转换器模块700的输出端相连；

17、数字环路滤波器模块800用于抑制数字时间转换器模块700输出信号中的高频分量，输出反映相位差的低频分量；数字环路滤波器模块800的输出信号即为输入的射频信号的幅度解调信号；

18、压控数控振荡器模块900的第一输入端与包络检测模块600的输出端相连，压控数控振荡器模块900的第二输入端与数字环路滤波器模块800的输出端相连；

19、压控数控振荡器模块900用于根据包络检测模块600的输出信号或者数字环路滤波器模块800的输出信号控制自身输出信号的频率；

20、多模分频器模块1000的输入端与压控数控振荡器模块900的输出端相连；

21、多模分频器模块1000用于对输入信号进行分频，输出分频后的信号；

22、产生内插相位模块1100的输入端与多模分频器模块1000的输出端相连；

23、产生内插相位模块1100用于输出两个信号，所述两个信号为多模分频器模块1000输出信号的延时版本，并且所述两个信号之间的相位差是压控数控振荡器模块900的一个振荡周期；

24、相位内插模块1200的第一输入端与产生内插相位模块1100的输出端相连，相位内插模块1200的第二输入端与数字积分器模块500的输出端相连；

25、相位内插模块1200用于根据数字积分器模块500的输出信号生成一个相位延时，利用此相位延时对产生内插相位模块1100输出的两个信号进行相位调整。

26、在一种可能的实现中，比较器模块400对所述鉴相结果进行单比特量化，得到单比特量化结果，具体设置为：在所述鉴相结果大于0时，输出数字信号1，而在所述鉴相结果小于0时，输出数字信号0。

27、在一种可能的实现中，数字积分器模块500对比较器模块400输出的单比特量化结果进行累加操作，具体设置为：当所述单比特量化结果为1时，数字积分器模块500的输出为数字积分器模块500上一时刻的输出结果加1，而当所述单比特量化结果为0时，数字积分器模块500的输出为数字积分器模块500上一时刻的输出结果减1。

28、在一种可能的实现中，射频混频器模块200基于无源混频器或者吉尔伯特混频器构建得到。

29、在一种可能的实现中，环路滤波器模块300为基于有源运算放大器或者无源电阻电容网络构建得到的低通滤波器模块。

30、在一种可能的实现中，比较器模块400基于动态比较器构建得到。

31、在一种可能的实现中，包络检测模块600基于自混频电路和可变增益放大器电路构建得到。

32、在一种可能的实现中，多模分频器模块1000通过delta-sigma技术改变分频比，以实现小数分频。

33、在一种可能的实现中，产生内插相位模块1100通过两个级联的d触发器对输入信号重定时的方式，产生两个相位差为压控数控振荡器模块900的一个振荡周期的输出信号。

34、本技术第二方面提供一种通信系统，包括：发射机系统，以及如第一方面或第一方面任一实现方式的接收机系统；所述接收机系统用于接收所述发射机系统通过天线发射出的射频信号。

35、借由上述技术方案，本技术提供的数字时间转换器模块700、数字环路滤波器模块800、压控数控振荡器模块900、多模分频器模块1000、产生内插相位模块1100以及相位内插模块1200整体构成全数字锁相环环路，射频放大模块100放大从天线接收到的射频信号后分为两条路径进行信号输出，在极坐标系中分别解调输入的射频信号的幅度和相位，第一条路径为幅度解调路径，第二条路径为相位解调路径。由于本技术实施例提供的接收机系统基于由幅度和相位构成的极坐标对输入的射频信号进行解调，无需产生i/q本振信号，无需用到i/q两路的电路模块，所以可以减小系统的设计复杂度以及系统功耗。第一条路径中无需使用adc，而是利用全数字锁相环高点调制的特性，将全数字锁相环作为一个adc使用，使整个系统电路易于在先进cmos工艺下进行设计。第二条路径利用相位追踪环路和全数字锁相环低点调制的特性，实现了相位调制的量化，避免了传统i/q结构中正交失配的问题。