一种适用于3DNAND闪存的多码率结构化QC-LDPC编码方法

本发明涉及无线通信的，更具体地，涉及一种适用于3d nand闪存的多码率结构化qc-ldpc编码方法。

背景技术：

1、对于3d tlc nand闪存，各种噪声的叠加使得rber的变化很难被预测。通常来说，随着p/e cycles和retention time的持续增加，3d nand闪存的rber也是随之增大的。现阶段针对3d nand闪存信道匹配的ldpc码字构造取决于3d nand闪存的rber。通过设定rber的阈值去匹配合适的ldpc码字是很有必要的。在选择ldpc码字的码率时，我们需要考虑两点，纠错能力和冗余空间。在3d nand闪存中，当码率较高时，校验位占据的冗余空间小，但ldpc码字的纠错能力差，可能会导致读重试次数增加。当降低ldpc码字的码率时，虽然纠错能力会大幅提高，但校验位的长度也会增加，导致占据了3d nand闪存的存储空间。为了使得存储效率进一步提高，通常在一块新的3d nand闪存中使用高码率的ldpc码字。随着p/ecycles和retention time的增加，需要切换为低码率的ldpc码字来保证ecc的性能，而现有的ldpc码字无法兼容多种码率，无法满足随实际需要切换码率的需求。

技术实现思路

1、本发明为克服上述现有技术存在的无法兼容多种码率的缺陷，提供一种能够兼容若干种码率的适用于3d nand闪存的多码率结构化qc-ldpc编码方法。

2、为解决上述技术问题，本发明的技术方案如下：

3、基于有限域构建基矩阵；

4、对所述基矩阵进行掩模操作；

5、对掩模后的基矩阵进行散列操作和循环置换操作，得到信息比特对应的第一子矩阵；

6、设计校验比特对应的第二子矩阵；

7、将所述第一子矩阵与所述第二子矩阵拼接为校验矩阵；其中，所述校验矩阵的大小由预设的兼容码率总数和预设的最高码率决定；

8、对所述校验矩阵进行编码，得到qc-ldpc码。

9、本发明还提出了一种适用于3d nand闪存的多码率结构化qc-ldpc编码系统用于实现上述的适用于3d nand闪存的多码率结构化qc-ldpc编码方法，所述系统包括：

10、基矩阵构建模块，用于基于有限域构建基矩阵；

11、掩模操作模块，用于对所述基矩阵进行掩模操作；

12、第一子矩阵生成模块，用于对掩模后的基矩阵进行散列操作和循环置换操作，得到信息比特对应的第一子矩阵；

13、第二子矩阵生成模块，用于设计校验比特对应的第二子矩阵；

14、校验矩阵生成模块，用于将所述第一子矩阵与所述第二子矩阵拼接为校验矩阵；其中，所述校验矩阵的大小由预设的兼容码率总数和预设的最高码率决定；

15、编码模块，用于对所述校验矩阵进行编码，得到qc-ldpc码。

16、本发明还提出了一种计算机设备，包括存储器和处理器，所述存储器中存储有计算机可读指令，所述计算机可读指令被所述处理器执行时，使得所述处理器执行上述的适用于3d nand闪存的多码率结构化qc-ldpc编码方法的步骤。

17、与现有技术相比，本发明技术方案的有益效果是：

18、基于基矩阵构建第一子矩阵，并将第一子矩阵与第二子矩阵拼接为校验矩阵；其中，所述校验矩阵的大小由预设的兼容码率总数和预设的最高码率决定；通过预设的兼容码率总数和预设的最高码率调整校验矩阵的大小，从而达到兼容若干种码率的目的，能够满足随实际需要切换码率的需求。

技术特征：

1.一种适用于3d nand闪存的多码率结构化qc-ldpc编码方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的适用于3d nand闪存的多码率结构化qc-ldpc编码方法，其特征在于，所述基矩阵的表达式包括：

3.根据权利要求1所述的适用于3d nand闪存的多码率结构化qc-ldpc编码方法，其特征在于，对所述基矩阵进行掩模操作的步骤包括：

4.根据权利要求1所述的适用于3d nand闪存的多码率结构化qc-ldpc编码方法，其特征在于，对掩模后的基矩阵进行散列操作和循环置换操作，得到信息比特对应的第一子矩阵的步骤包括：

5.根据权利要求1所述的适用于3d nand闪存的多码率结构化qc-ldpc编码方法，其特征在于，所述第二子矩阵的表达式包括：

6.根据权利要求1所述的适用于3d nand闪存的多码率结构化qc-ldpc编码方法，其特征在于，所述校验矩阵的表达式包括：

7.根据权利要求1所述的适用于3d nand闪存的多码率结构化qc-ldpc编码方法，其特征在于，所述预设的兼容码率总数为j，所述校验矩阵兼容的j种码率的表达式包括：

8.根据权利要求1～7任一项所述的适用于3d nand闪存的多码率结构化qc-ldpc编码方法，其特征在于，对所述校验矩阵进行编码的步骤包括：

9.一种适用于3d nand闪存的多码率结构化qc-ldpc编码系统，用于实现权利要求1～8任一项所述适用于3d nand闪存的多码率结构化qc-ldpc编码方法，其特征在于，包括：

10.一种计算机设备，包括存储器和处理器，所述存储器中存储有计算机可读指令，其特征在于，所述计算机可读指令被所述处理器执行时，使得所述处理器执行如权利要求1～8任一项所述适用于3d nand闪存的多码率结构化qc-ldpc编码方法的步骤。

技术总结本发明涉及无线通信的技术领域，提出一种适用于3D NAND闪存的多码率结构化QC‑LDPC编码方法，包括以下步骤：基于有限域构建基矩阵；对所述基矩阵进行掩模操作；对掩模后的基矩阵进行散列操作和循环置换操作，得到信息比特对应的第一子矩阵；设计校验比特对应的第二子矩阵；将所述第一子矩阵与所述第二子矩阵拼接为校验矩阵；其中，所述校验矩阵的大小由预设的兼容码率总数和预设的最高码率决定；对所述校验矩阵进行编码，得到QC‑LDPC码。技术研发人员：韩国军,尹蔺欣,翟雄飞,莫劲洪,海勤达受保护的技术使用者：广东工业大学技术研发日：技术公布日：2024/9/29