数字信号处理模块控制方法、数字信号处理模块与流程

本发明属于芯片的，具体涉及数字信号处理模块控制方法、数字信号处理模块。

背景技术：

1、数字信号处理模块(dspb)是高端fpga等可编程类芯片的重要组成部分，为用户提供强大的数字信号处理功能，其功耗和延时对芯片整体的影响也是巨大的。在用户实际使用过程中，希望能够尽量降低未使用或非关键路径上数字信号处理模块的功耗，同时能够提高被使用或关键路径上的数字信号处理模块的性能。

2、现有技术中，可编程类芯片的数字信号处理模块结构是固定的，因此功耗、延时都是固定的，通过随意改变数字信号处理模块的硬件结构调整功耗、延时的方式，会导致eda软件环境不兼容。

技术实现思路

1、本发明的目的在于针对现有技术中的上述不足，提供数字信号处理模块控制方法、数字信号处理模块，以解决现有技术中可编程类芯片的数字信号处理模块在工作时为固定功耗和固定延时的问题。

2、为达到上述目的，本发明采取的技术方案是：

3、本技术实施例提供一种数字信号处理模块控制方法，包括：

4、获取数字信号处理模块的工作路径类型，基于所述工作路径类型确定工作模式；

5、基于所述工作模式，确定所述数字信号处理模块的多个背偏置电压配置位分别对应的多个目标值；

6、基于多个目标值对多个背偏置电压配置位进行赋值，确定配置信息，其中，所述配置信息用于确定所述数字信号处理模块中输入寄存器、预加器、乘法器、模式检测器、进位链电路和输出寄存器的背偏置电压值；

7、基于所述背偏置电压值对所述数字信号处理模块进行控制；

8、其中，所述多个背偏置电压配置位预先存储在所述数字信号处理模块中的配置单元阵列中，所述多个背偏置电压配置位包括p型晶体管配置位和n型晶体管配置位；

9、所述p型晶体管配置位和n型晶体管配置位是通过如下方法确定：

10、获取配置单元阵列中由字线和位线确定的全部配置位；

11、获取输入寄存器、预加器、乘法器、模式检测器、进位链电路和输出寄存器分别对应的已用配置位；

12、根据所述全部配置位和所述已用配置位，确定可用配置位；

13、根据预先获取的配置位需求，在所述可用配置位中确定所述p型晶体管配置位和所述n型晶体管配置位。

14、在一些实施例中，所述获取数字信号处理模块的工作路径类型，基于所述工作路径类型确定工作模式，包括：

15、在所述工作路径类型为关键路径的情况下，确定所述数字信号处理模块的工作模式为高性能模式；

16、在所述工作路径类型为标准路径的情况下，确定所述数字信号处理模块的工作模式为标准模式；

17、在所述工作路径类型为补偿路径的情况下，确定所述数字信号处理模块的工作模式为低功耗模式。

18、在一些实施例中，所述基于所述工作模式，确定所述数字信号处理模块的多个背偏置电压配置位分别对应的多个目标值，包括：

19、在所述工作模式为所述高性能模式的情况下，确定所述数字信号处理模块的模式选择模块中每个p型晶体管配置位的目标值为1、每个n型晶体管配置位的目标值为0；

20、在所述工作模式为所述低功耗模式的情况下，确定所述数字信号处理模块的模式选择模块中每个p型晶体管配置位的目标值为0、每个n型晶体管配置位的目标值为1；

21、在所述工作模式为所述标准模式的情况下，确定所述数字信号处理模块的模式选择模块中p型晶体管配置位、n型晶体管配置位的目标值组合与所述高性能模式的目标值组合和所述低功耗模式的目标值组合不同。

22、在一些实施例中，所述基于多个目标值对多个背偏置电压配置位进行赋值，确定配置信息，包括：

23、基于每个p型晶体管配置位和每个n型晶体管配置位对应的目标值，以及每个p型晶体管配置位和每个n型晶体管配置位对应的字线和位线，对每个p型晶体管配置位和每个n型晶体管配置位进行赋值；

24、基于所述p型晶体管配置位的赋值，确定p型晶体管背偏置电压；

25、基于所述n型晶体管配置位的赋值，确定n型晶体管背偏置电压；

26、基于所述p型晶体管背偏置电压和所述n型晶体管背偏置电压，确定配置信息。

27、在一些实施例中，所述基于所述背偏置电压值对所述数字信号处理模进行控制，包括：

28、将所述p型晶体管背偏置电压输入所述输入寄存器、所述预加器、所述乘法器、所述模式检测器、所述进位链电路和所述输出寄存器中的p型晶体管；

29、将所述n型晶体管背偏置电压输入所述输入寄存器、所述预加器、所述乘法器、所述模式检测器、所述进位链电路和所述输出寄存器中的n型晶体管。

30、本技术实施例提供一种数字信号处理模块，包括：

31、模式选择模块，用于获取数字信号处理模块的工作路径类型，基于所述工作路径类型确定工作模式，并基于所述工作模式，确定所述数字信号处理模块的多个背偏置电压配置位分别对应的多个目标值；

32、配置单元阵列，用于基于多个目标值对多个背偏置电压配置位进行赋值，确定配置信息，其中，所述配置信息用于确定所述数字信号处理模块中输入寄存器、预加器、乘法器、模式检测器、进位链电路和输出寄存器的背偏置电压值；

33、所述输入寄存器、所述预加器、所述乘法器、所述模式检测器、所述进位链电路和所述输出寄存器用于接收背偏置电压值，基于所述背偏置电压值对所述数字信号处理模块进行控制；

34、其中，所述多个背偏置电压配置位预先存储在所述数字信号处理模块中的配置单元阵列中，所述多个背偏置电压配置位包括p型晶体管配置位和n型晶体管配置位；

35、所述模式选择模块，还用于获取配置单元阵列中由字线和位线确定的全部配置位；获取输入寄存器、预加器、乘法器、模式检测器、进位链电路和输出寄存器分别对应的已用配置位；根据所述全部配置位和所述已用配置位，确定可用配置位；根据预先获取的配置位需求，在所述可用配置位中确定所述p型晶体管配置位和所述n型晶体管配置位。

36、在一些实施例中，所述模式选择模块，包括：

37、在所述工作路径类型为关键路径的情况下，确定所述数字信号处理模块的工作模式为高性能模式；

38、在所述工作路径类型为标准路径的情况下，确定所述数字信号处理模块的工作模式为标准模式；

39、在所述工作路径类型为补偿路径的情况下，确定所述数字信号处理模块的工作模式为低功耗模式。

40、在一些实施例中，所述模式选择模块，包括：

41、在所述工作模式为所述高性能模式的情况下，确定所述数字信号处理模块的模式选择模块中每个p型晶体管配置位的目标值为1、每个n型晶体管配置位的目标值为0；

42、在所述工作模式为所述低功耗模式的情况下，确定所述数字信号处理模块的模式选择模块中每个p型晶体管配置位的目标值为0、每个n型晶体管配置位的目标值为1；

43、在所述工作模式为所述标准模式的情况下，确定所述数字信号处理模块的模式选择模块中p型晶体管配置位、n型晶体管配置位的目标值组合与所述高性能模式的目标值组合和所述低功耗模式的目标值组合不同。

44、在一些实施例中，所述配置单元阵列，包括：

45、基于每个p型晶体管配置位和每个n型晶体管配置位对应的目标值，以及每个p型晶体管配置位和每个n型晶体管配置位对应的字线和位线，对每个p型晶体管配置位和每个n型晶体管配置位进行赋值；

46、基于所述p型晶体管配置位的赋值，确定p型晶体管背偏置电压；

47、基于所述n型晶体管配置位的赋值，确定n型晶体管背偏置电压；

48、基于所述p型晶体管背偏置电压和所述n型晶体管背偏置电压，确定配置信息。

49、在一些实施例中，包括：

50、将所述p型晶体管背偏置电压输入所述输入寄存器、所述预加器、所述乘法器、所述模式检测器、所述进位链电路和所述输出寄存器中的p型晶体管；

51、将所述n型晶体管背偏置电压输入所述输入寄存器、所述预加器、所述乘法器、所述模式检测器、所述进位链电路和所述输出寄存器中的n型晶体管。

52、本发明提供的数字信号处理模块控制方法、数字信号处理模块，具有以下

53、有益效果：

54、通过获取数字信号处理模块的工作路径类型，基于所述工作路径类型确定工作模式；基于所述工作模式，确定所述数字信号处理模块的多个背偏置电压配置位分别对应的多个目标值；基于多个目标值对多个背偏置电压配置位进行赋值，确定配置信息，其中，所述配置信息用于确定所述数字信号处理模块中输入寄存器、预加器、乘法器、模式检测器、进位链电路和输出寄存器的背偏置电压值；基于所述背偏置电压值对所述数字信号处理模块进行控制；通过调节数字信号处理模块的背偏压来实现不同的工作模式，给数字信号处理模块中输入寄存器、预加器、乘法器、模式检测器、进位链电路和输出寄存器等电路中的背偏置电压赋予合适的值，改变p型晶体管和n型晶体管的阈值，能够实现数字信号处理模块降低功耗或者提高性能。

55、多个背偏置电压配置位预先存储在数字信号处理模块中的配置单元阵列中，多个背偏置电压配置位包括p型晶体管配置位和n型晶体管配置位，通过获取配置单元阵列中由字线和位线确定的全部配置位，获取输入寄存器、预加器、乘法器、模式检测器、进位链电路和输出寄存器分别对应的已用配置位；根据全部配置位和已用配置位，确定可用配置位；根据预先获取的配置位需求，在可用配置位中确定p型晶体管配置位和n型晶体管配置位，可以保证背偏置电压配置位不会与功能模块的配置位冲突。