半导体装置以及测试方法与流程

本发明涉及一种半导体装置以及所述半导体装置的测试方法。

背景技术：

1、在半导体集成电路(integrated circuit，ic)芯片的产品出货前的测试中，首先，将大规模集成电路(large scale integration，lsi)测试器连接于作为测试对象的半导体ic芯片。接下来，通过所述lsi测试器，将用于使形成于半导体ic芯片的电路群以规格上的额定频率实际运行的测试用的信号输入至所述半导体ic芯片。此时，由lsi测试器导入半导体ic芯片根据所述测试用的信号而运行并输出的输出结果，接下来，对所述输出结果与期待值进行比较，由此来判定半导体ic芯片的良否。

2、此外，近年来，伴随图像的高分辨率化，图像处理电路的运行频率高频率化，在对包含此种图像处理电路的半导体ic芯片进行测试时，需要支持高频率的lsi测试器。

3、例如，在对包含同步于以输入端子接收的外部时钟信号而运行的图像处理电路的半导体ic芯片进行测试时，需要能够将高频率的时钟信号作为测试用的外部时钟信号供给至半导体ic芯片的、支持高频率的lsi测试器。

4、但是，此种支持高频率的lsi测试器价格高昂，会导致制造成本的增加。

5、因此，提出有一种半导体集成电路，其将锁相环(phase locked loop，pll)电路与切换电路设于半导体ic芯片，所述pll电路生成具有规格上的额定频率的测试用时钟信号，所述切换电路将所述测试用时钟信号及所述外部时钟信号中的其中一者选择性地供给至内部电路(例如参照专利文献1)。

6、在对所述半导体集成电路进行测试时，lsi测试器一边将可由自身所生成的、具有比规格上的额定频率低的频率的时钟信号作为外部时钟信号而供给至半导体集成电路，一边将测试用数据信号供给至半导体集成电路。此时，lsi测试器控制切换电路，以将外部时钟信号供给至内部电路。此处，一旦根据所述外部时钟信号将测试用数据信号导入至半导体集成电路，则lsi测试器控制切换电路，以将由pll电路所生成的额定频率的测试用时钟信号取代外部时钟信号而供给至内部电路。

7、由此，内部电路根据具有规格上的额定频率的测试用时钟信号，进行基于测试用数据信号的运行，并将伴随此运行的输出结果输出至lsi测试器。

8、[现有技术文献]

9、[专利文献]

10、专利文献1：日本专利特开2002-196046号公报

技术实现思路

1、[发明所要解决的问题]

2、但是，专利文献1所记载的半导体集成电路中，仅仅为了测试用途便需要pll电路与生成供给至所述pll电路的基准时钟的电路或用于从外部输入所述基准时钟的输入端子，从而存在电路规模增大的问题。

3、因此，本发明的目的在于提供一种半导体装置以及其测试方法，能够抑制电路规模的增大，且无须依存于lsi测试器的可适应频率便可进行高速运行测试。

4、[解决问题的技术手段]

5、本发明的半导体装置包含多个接收电路区块，所述多个接收电路区块分别各别地接收数据信号并对所接收的所述数据信号实施规定的信号处理，并且接收指示常规运行或测试运行的测试模式信号，其中，所述多个接收电路区块各自包括：pll电路，生成与自身所接收的数据信号相位同步的时钟信号；第一选择器，基于所述测试模式信号来选择所述多个接收电路区块中的自身的接收电路区块以外的其他接收电路区块的所述pll电路所生成的所述时钟信号、及所述自身的接收电路区块的所述pll电路所生成的所述时钟信号中的其中一者；以及信号处理电路，与所述第一选择器所选择的所述时钟信号同步地进行所述规定的信号处理。

6、而且，本发明的半导体装置的测试方法是对所述半导体装置进行测试的测试方法，所述测试方法包括下述步骤：根据催促测试执行的测试信号而将表示所述测试运行的所述测试模式信号供给至所述多个接收电路区块各自的所述pll电路及所述第一选择器；将测试用的数据信号供给至所述多个接收电路区块各自的所述信号处理电路；以及依序导入从所述多个接收电路区块各自的所述信号处理电路输出的输出结果并将其与期待值进行比较，由此来进行良否的判定。

7、[发明的效果]

8、本发明中，在测试运行时，将各接收电路区块中所含的pll电路所生成的时钟信号的频率切换为比常规运行时高的频率。并且，在接收电路区块的各者中，根据自身以外的其他接收电路区块的pll电路所生成的时钟信号来使自身的信号处理电路运行。由此，不需要仅仅为了测试用途而设置生成比lsi测试器的可适应频率高的频率的时钟信号的振荡电路，而能够通过内部生成的高频率的时钟信号来测试信号处理电路的运行。

9、因而，根据本发明，能够抑制电路规模的增大，无须依存于lsi测试器的可适应频率便可对半导体装置进行高速运行测试。

技术特征：

1.一种半导体装置，包含多个接收电路区块，所述多个接收电路区块分别各别地接收数据信号并对所接收的所述数据信号实施规定的信号处理，并且接收指示常规运行或测试运行的测试模式信号，所述半导体装置的特征在于，

2.根据权利要求1所述的半导体装置，其特征在于，所述锁相环电路在所述测试模式信号表示所述常规运行的情况下，生成具有与由所述自身的接收电路区块所接收的所述数据信号的频率对应的第一频率的所述时钟信号，另一方面，在所述测试模式信号表示所述测试运行的情况下，生成具有比所述第一频率高的第二频率的所述时钟信号。

3.根据权利要求1或2所述的半导体装置，其特征在于，所述第一选择器在所述测试模式信号表示所述常规运行的情况下，选择所述自身的接收电路区块的所述锁相环电路所生成的所述时钟信号，另一方面，在所述测试模式信号表示所述测试运行的情况下，选择所述其他接收电路区块的所述锁相环电路所生成的所述时钟信号。

4.根据权利要求1或2所述的半导体装置，其特征在于，包含测试控制电路，所述测试控制电路根据催促测试执行的测试信号而将表示所述测试运行的所述测试模式信号及规定的测试数据信号供给至所述多个接收电路区块的各者，

5.根据权利要求4所述的半导体装置，其特征在于，所述测试控制电路导入在将所述测试数据信号供给至所述多个接收电路区块的各者时从所述多个接收电路区块各自的所述信号处理电路输出的输出信号，根据所述输出信号与规定的期待值是否一致，来判定所述信号处理电路各自的良否。

6.一种测试方法，是根据权利要求1所述的半导体装置的测试方法，所述测试方法的特征在于包括下述步骤：

技术总结提供一种半导体装置以及其测试方法，能抑制电路规模的增大，不依存于LSI测试器的可适应频率而进行高速运行测试。所述半导体装置，包含多个接收电路区块，分别各别地接收数据信号并对所接收的数据信号实施规定的信号处理，并且接收指示常规运行或测试运行的测试模式信号，半导体装置中，多个接收电路区块各自包括：PLL电路，生成与自身所接收的数据信号相位同步的时钟信号；第一选择器，基于测试模式信号来选择多个接收电路区块中的自身的接收电路区块以外的其他接收电路区块的PLL电路所生成的时钟信号、及自身的接收电路区块的PLL电路所生成的时钟信号中的其中一者；以及信号处理电路，与所选择的时钟信号同步地进行规定的信号处理。技术研发人员：宫崎浩一受保护的技术使用者：蓝碧石科技株式会社技术研发日：技术公布日：2024/10/10