一种多层图形浅槽隔离刻蚀工艺方法与流程

本发明涉及半导体芯片制造，具体为一种多层图形浅槽隔离刻蚀工艺方法。

背景技术：

1、集成电路制造工艺随着器件尺寸的不断缩小，原始的本征氧化隔离技术(locos)已经不能适应器件的电学性能及小尺寸要求，成为影响器件性能的重要因素，当集成电路的关键尺寸缩小至0.25μm以下后，浅沟槽隔离(以下简称sti)技术被逐步应用，该工艺是一种平坦、无“鸟嘴”形貌的新型隔离工艺。

2、普通cmos产品只有一次sti刻蚀，形成一层sti图形，但是对于不同位置的双层及多层sti图形的刻蚀，没有相关技术及方法。

技术实现思路

1、本发明目的在于提供一种多层图形浅槽隔离刻蚀工艺方法，以克服现有技术对半导体衬底不同位置进行刻蚀存在困难的问题。

2、为实现上述目的，本发明提供如下技术方案：

3、2.一种多层图形浅槽隔离刻蚀工艺方法，包括以下步骤：

4、s1，在半导体衬底表面生长缓冲氧化层和硬掩膜；

5、s2，对沟槽深度对比中的浅槽进行光刻及刻蚀；

6、s3，去除残余光刻胶，清洗半导体衬底中的沟槽及其在半导体衬底表面生长缓冲氧化层和硬掩膜；

7、s4，依据沟槽深度由浅到深的顺序对沟槽进行刻蚀，重复s2、s3直至刻蚀完成。

8、进一步的，所述缓冲氧化层设置在半导体衬底外表面，硬掩模设置在缓冲氧化层的外表面。

9、进一步的，所述半导体衬底采用硅片。

10、进一步的，所述缓冲氧化层包括二氧化硅。

11、进一步的，所述硬掩膜采用氮化硅。

12、进一步的，所述光刻时的具体操作为：涂胶-曝光-显影。

13、进一步的，所述涂胶位置为硬掩模外表面。

14、进一步的，所述涂胶之前对半导体衬底进行处理。

15、进一步的，所述曝光前对涂胶后的半导体衬底进行前烘。

16、进一步的，所述去除残余光刻胶采用湿法去除光刻胶。

17、与现有技术相比，本发明具有以下有益效果：

18、本发明提供了一种多层图形浅槽隔离刻蚀工艺方法，首先通过在半导体衬底表面生长缓冲氧化层和硬掩膜，然后依据沟槽深度由浅到深的顺序对沟槽进行刻蚀，每次刻蚀完成后均对半导体衬底进行处理，可有效降低在后续sti光刻时光刻胶回流带来的光刻胶厚度不足问题，同时深度小的硅槽中光刻胶更容易去除。

19、优选的，刻蚀过程中，利用光刻胶作为主要刻蚀掩蔽层，氮化硅作为次要刻蚀掩蔽，可有效保证刻蚀过程的进行。

20、优选的，在涂胶之前对半导体衬底进行处理，能够有效保证光刻胶的涂胶。

21、优选的，曝光前对涂胶后的半导体衬底进行前烘，目的是通过温度将光刻胶中的有机溶剂挥发掉，使半导体衬底表面的光刻胶固化。

22、优选的，去除残余光刻胶采用湿法去除光刻胶，简化了工艺流程，去胶更加简单。

技术特征：

1.一种多层图形浅槽隔离刻蚀工艺方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的一种多层图形浅槽隔离刻蚀工艺方法，其特征在于，所述缓冲氧化层设置在半导体衬底外表面，硬掩模设置在缓冲氧化层的外表面。

3.根据权利要求1或2所述的一种多层图形浅槽隔离刻蚀工艺方法，其特征在于，所述半导体衬底采用硅片。

4.根据权利要求2所述的一种多层图形浅槽隔离刻蚀工艺方法，其特征在于，所述缓冲氧化层包括二氧化硅。

5.根据权利要求2所述的一种多层图形浅槽隔离刻蚀工艺方法，其特征在于，所述硬掩膜采用氮化硅。

6.根据权利要求1所述的一种多层图形浅槽隔离刻蚀工艺方法，其特征在于，所述光刻时的具体操作为：涂胶-曝光-显影。

7.根据权利要求6所述的一种多层图形浅槽隔离刻蚀工艺方法，其特征在于，所述涂胶位置为硬掩模外表面。

8.根据权利要求6所述的一种多层图形浅槽隔离刻蚀工艺方法，其特征在于，所述涂胶之前对半导体衬底进行处理。

9.根据权利要求6所述的一种多层图形浅槽隔离刻蚀工艺方法，其特征在于，所述曝光前对涂胶后的半导体衬底进行前烘。

10.根据权利要求9所述的一种多层图形浅槽隔离刻蚀工艺方法，其特征在于，所述去除残余光刻胶采用湿法去除光刻胶。

技术总结本发明提供了一种多层图形浅槽隔离刻蚀工艺方法，通过在半导体衬底表面生长缓冲氧化层和硬掩膜，然后依据沟槽深度由浅到深的顺序对沟槽进行刻蚀，每次刻蚀完成后均对半导体衬底进行处理，可有效降低在后续STI光刻时光刻胶回流带来的光刻胶厚度不足问题，同时深度小的硅槽中光刻胶更容易去除；刻蚀过程中，利用光刻胶作为主要刻蚀掩蔽层，氮化硅作为次要刻蚀掩蔽，可有效保证刻蚀过程的进行。技术研发人员：曾坤,信会菊,贺欣,郝军,刘如征,刘存生受保护的技术使用者：西安微电子技术研究所技术研发日：技术公布日：2024/10/17