一种在数据链路中提供时钟信号的方法及装置与流程

本申请实施例涉及通信领域，具体而言，涉及一种在数据链路中提供时钟信号的方法及装置。

背景技术：

1、近些年5g通信迅速发展，大规模天线技术和全球定位系统秒脉冲(globalpositioning system pulse per second，简称为gps pps)授时等技术提高了系统容量和时钟精度，伴随而来的对于基带、射频收发系统的数据链路时延的精度也提出了更高的要求。

2、传统的多时钟域下时钟相位初始化的方法，是通过采用异步复位同步释放的方式使复位信号具有明确的释放时序，可以减小复位信号释放时造成的亚稳态问题，同时可以有效捕捉复位，即使复位脉冲较窄也复位功能也不会丢失。但是存在以下问题：第一，如果电路规模较大，不同时钟域的距离比较远，会造成复位信号的负载很大，为了保证信号质量需要较多的缓冲电路，这样复位信号传递到不同时钟域中的延迟会随着工艺电压温度(process voltage temperature，简称为pvt)的变化有较大的变化从而影响复位信号到达各个时钟域的时延精度；第二，不同时钟域间复位信号的时延的不确定性；第三，在复位释放时仍然存在亚稳态问题，亚稳态会严重影响复位信号的时延精度，从而影响复位信号的时延的精度。

3、针对相关技术中不同时钟域间时延的不确定性的问题，尚未提出解决方案。

技术实现思路

1、本申请实施例提供了一种在数据链路中提供时钟信号的方法及装置，以至少解决相关技术中不同时钟域间时延的不确定性导致复位信号的负载很大与错拍，且在复位释放时仍然存在亚稳态的问题。

2、根据本申请的一个实施例，提供了一种在数据链路中提供时钟信号的方法，所述方法包括：

3、在数据链路的多个时钟域的每个时钟域中，基于输入同步参考信号和输入时钟信号产生复位脉冲信号，基于所述输入同步参考信号与所述输入时钟信号产生输出同步参考信号，基于所述输入时钟信号产生输出时钟信号；

4、通过所述复位脉冲信号对所述输出同步参考信号和所述输出时钟信号进行复位，在所述复位脉冲信号结束之后所述输入时钟信号的下一个上升沿同步产生复位后的输出同步参考信号与复位后的输出时钟信号，其中，所述复位后的输出同步参考信号和所述复位后的输出时钟信号经过相同的时间延迟传递到所述数据链路的下一时钟域中，作为所述下一时钟域的输入同步参考信号和输入时钟信号。

5、根据本申请的另一个实施例，还提供了一种在数据链路中提供时钟信号的装置，所述装置包括：复位脉冲信号产生电路、输出同步参考信号产生电路及输出时钟信号产生电路，其中，

6、所述复位脉冲信号产生电路，用于在数据链路的多个时钟域的每个时钟域中，基于输入同步参考信号和输入时钟信号产生复位脉冲信号，基于所述输入同步参考信号与所述输入时钟信号产生输出同步参考信号，基于所述输入时钟信号产生输出时钟信号；并将所述复位脉冲信号输入所述输出同步参考信号产生电路与所述输出时钟信号产生电路，以对输出同步参考信号和输出时钟信号进行复位；

7、所述输出同步参考信号产生电路，用于在所述复位脉冲信号结束之后所述输入时钟信号的下一个上升沿同步产生复位后的输出同步参考信号；

8、所述输出时钟信号产生电路，用于在所述复位脉冲信号结束之后所述输入时钟信号的下一个上升沿同步产生复位后的输出时钟信号，其中，所述复位后的输出同步参考信号和所述复位后的输出时钟信号经过相同的第二时间延迟传递到所述数据链路的下一时钟域中，作为所述下一时钟域的输入同步参考信号和输入时钟信号。

9、根据本申请的又一个实施例，还提供了一种计算机可读的存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

10、根据本申请的又一个实施例，还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。

11、本申请实施例，在数据链路的多个时钟域的每个时钟域中，基于输入同步参考信号和输入时钟信号产生复位脉冲信号，基于输入同步参考信号与输入时钟信号产生输出同步参考信号，基于输入时钟信号产生输出时钟信号；通过复位脉冲信号对输出同步参考信号和输出时钟信号进行复位，在复位脉冲信号结束之后输入时钟信号的下一个上升沿同步产生复位后的输出同步参考信号和复位后的输出时钟信号，复位后的输出同步参考信号和复位后的输出时钟信号经过相同的时间延迟传递到下一时钟域中，作为下一时钟域的输入同步参考信号和输入时钟信号，可以解决相关技术中复位信号的负载很大与传输路径的不一致导致不同时钟域间时延的不确定性，从而引起错拍与亚稳态的问题，由于每个时钟域采用依次同步的方式，使得各个时钟域具有明确的相位信息，降低了同步参考信号的负载，从而减小了不同时钟域间时延的不确定性。由于采用时钟信号和同步参考信号一起传递的方式，避免了错拍的问题，降低了亚稳态的概率。

技术特征：

1.一种在数据链路中提供时钟信号的方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，基于所述输入同步参考信号和所述输入时钟信号产生所述复位脉冲信号包括：

3.根据权利要求1所述的方法，其特征在于，通过所述复位脉冲信号对所述输出同步参考信号和所述输出时钟信号进行复位，在所述复位脉冲信号结束之后所述输入时钟信号的下一个上升沿同步产生所述复位后的输出同步参考信号与所述复位后的输出时钟信号包括：

4.根据权利要求1所述的方法，其特征在于，产生所述复位后的输出时钟信号包括：

5.根据权利要求4所述的方法，其特征在于，在产生所述复位后的输出同步参考信号与所述复位后的输出时钟信号之后，所述方法还包括：

6.根据权利要求4所述的方法，其特征在于，根据所述复位脉冲信号与所述输入时钟信号产生多相位的所述复位后的输出时钟信号包括：

7.根据权利要求1所述的方法，其特征在于，基于所述输入同步参考信号和所述输入时钟信号产生所述复位脉冲信号包括：

8.根据权利要求1至7中任一项所述的方法，其特征在于，

9.根据权利要求8所述的方法，其特征在于，所述方法还包括：

10.根据权利要求1至7、9中任一项所述的方法，其特征在于，所述方法还包括：

11.根据权利要求1至7、9中任一项所述的方法，其特征在于，所述方法还包括：

12.一种在数据链路中提供时钟信号的装置，其特征在于，所述装置包括：复位脉冲信号产生电路、输出同步参考信号产生电路及输出时钟信号产生电路，其中，

13.根据权利要求12所述的装置，其特征在于，

14.根据权利要求12所述的装置，其特征在于，

15.根据权利要求12所述的装置，其特征在于，所述输出同步参考信号产生电路包括第一触发器dff，所述输出时钟信号产生电路为单相位时钟产生电路或多相位时钟产生电路，所述复位脉冲信号产生电路与第一dff连接，所述复位脉冲信号产生电路与所述单相位时钟产生电路连接，或者，所述复位脉冲信号产生电路与所述多相位时钟产生电路连接其中，

16.根据权利要求12所述的装置，其特征在于，所述输出同步参考信号产生电路包括第一触发器dff与第二dff，第一dff与所述第二dff连接，所述输出时钟信号产生电路为多相位时钟产生电路或单相位时钟产生电路，所述复位脉冲信号产生电路与所述第一dff连接，所述复位脉冲信号产生电路与所述单相位时钟产生电路连接，或者，所述复位脉冲信号产生电路与所述多相位时钟产生电路连接，其中，

17.根据权利要求15或16所述的装置，其特征在于，

18.根据权利要求15或16所述的装置，其特征在于，

19.根据权利要求12至16中任一项所述的装置，其特征在于，所述装置还包括第一缓冲器与第二缓冲器，所述第一缓冲器分别与所述复位脉冲信号产生电路、所述输出同步参考信号产生电路连接，所述第二缓冲器分别与所述复位脉冲信号产生电路、所述输出同步参考信号产生电路、所述输出时钟信号产生电路连接，其中，

20.根据权利要求19所述的装置，其特征在于，

21.根据权利要求12至16中任一项所述的装置，其特征在于，

22.根据权利要求21所述的装置，其特征在于，

23.根据权利要求12至16中任一项所述的装置，其特征在于，

24.根据权利要求12至16中任一项所述的装置，其特征在于，所述装置还包括：补偿电路，其中，

25.一种计算机可读的存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至11任一项中所述的方法。

26.一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至11任一项中所述的方法。

技术总结本申请实施例提供了一种在数据链路中提供时钟信号的方法及装置，该方法包括：在数据链路的多个时钟域的每个时钟域中，基于输入同步参考信号和输入时钟信号产生复位脉冲信号，基于输入同步参考信号与输入时钟信号产生输出同步参考信号，基于输入时钟信号产生输出时钟信号；通过复位脉冲信号对输出同步参考信号和输出时钟信号进行复位，在复位脉冲信号结束之后输入时钟信号的下一个上升沿同步产生复位后的输出同步参考信号和复位后的输出时钟信号，经过相同的时间延迟传递到下一时钟域中，作为下一时钟域的输入同步参考信号和输入时钟信号，降低了同步参考信号的负载，从而减小了不同时钟域间时延的不确定性；避免了错拍与亚稳态的问题。技术研发人员：朱晓葛受保护的技术使用者：深圳市中兴微电子技术有限公司技术研发日：技术公布日：2024/10/17