具有平坦化鳍片的存储器元件的制备方法与流程

本申请案主张美国第18/131,962号专利申请案的优先权(即优先权日为“2023年4月7日”)，其内容以全文引用的方式并入本文中。本公开关于一种存储器元件及其制备方法。特别是有关于一种具有在一半导体基底上的多个平面鳍片的存储器元件以及该存储器元件的制备方法。

背景技术：

1、动态随机存取存储器(dram)是一种半导体配置，用于将数据位元储存在集成电路(ic)内的单独电容器中。dram通常形成为沟槽电容器dram单元。一种制造一埋入式栅极电极的先进方法关于在包括一浅沟隔离(sti)结构的一主动区(aa)中的一沟槽中构建一晶体管的一栅极电极与字元线。

2、在过去的数十年里，随着半导体制造技术的不断进步，电子元件的尺寸也相应地缩小。随着一单元晶体管的尺寸减小到数个纳米的长度，单元晶体管与主动区之间的一接触的一尺寸可能成为一个问题。单元晶体管与主动区之间的一小接触面积可能导致单元晶体管的效能显著下降。因此，希望开发解决相关制造挑战的改善。

3、上文的“先前技术”说明仅提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

1、本公开的一实施例提供一种存储器元件的制备方法。该制备方法包括提供一半导体基底，界定有多个主动区并包括一隔离层，该隔离层围绕每一个主动区；在该半导体基底与该隔离层上设置并图案化一第一介电层；移除该半导体基底经由该第一介电层而暴露的多个部分，以形成多个第一凹陷，该等第一凹陷延伸到该半导体基底中，借此形成多个鳍片，该等鳍片从该半导体基底突伸；形成一第二介电层以共形于每一个第一凹陷并围绕该多个鳍片，其中在形成该第二介电层之后每一个鳍片具有一第一上表面，且该第一上表面是一圆形表面；形成一第一导电组件在每一个第一凹陷内并被该第二介电层所围绕；形成一第三介电层在该第一导电组件上并被该第二介电层所围绕；以及移除该第一介电层、该第二介电层的一部分以及该多个鳍片的各该第一上表面，借此形成每一个鳍片的一第二上表面；其中该第二上表面是一平坦表面。

2、本公开的另一实施例提供一种存储器元件的制备方法。该制备方法包括提供一半导体基底，界定有一主动区并包括一隔离层，该隔离层围绕该主动区；移除该半导体基底的多个部分以形成多个鳍片，该多个鳍片从该半导体基底突伸；形成一氧化层以围绕每一个鳍片，借此形成每一个鳍片的一圆形表面；形成一导电组件以围绕该多个鳍片并被该氧化层所围绕；形成一氮化层在该导电组件上并被该氧化层所围绕；以及移除该氧化层的多个部分与该多个鳍片的各圆形表面，借此形成每一个鳍片的一平坦上表面。

3、本公开的另一实施例提供一种存储器元件。该存储器元件包括一半导体基底，界定有一主动区并包括多个鳍片，该多个鳍片从该半导体基底突伸并设置在该主动区内，其中每一个鳍片具有一第一平坦上表面；一第一字元线，延伸到该半导体基底中且在该多个鳍片其中相邻二个之间延伸，其中该第一字元线包括一氧化层、一第一导电组件以及一第一氮化层，该氧化层共形于该多个鳍片其中相邻二个的表面，该第一导电组件被该氧化层所围绕，该第一氮化层设置在该第一导电组件上并被该氧化层所围绕；以及一隔离层，延伸到该半导体基底中并围绕该主动区，其中该第一氮化层具有一第二平坦上表面，大致与每一个鳍片的该第一平坦上表面呈共面。

4、总之，由于在单元电容器与每一个鳍片之间形成一接触之前平坦化每一个鳍片从基底突伸的一顶部，单元电容与各鳍片的一接触面积增大，该顶部的一曲面变为一平面。因此，改善存储器元件的整体效能以及制造存储器元件的一制程。

5、上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。

技术特征：

1.一种存储器元件的制备方法，包括：

2.如权利要求1所述的存储器元件的制备方法，其中移除该第一介电层、该第二介电层的该部分以及该多个鳍片的各该第一上表面包括平坦化或化学机械研磨。

3.如权利要求1所述的存储器元件的制备方法，其中该第二介电层的一部分设置在该第一介电层与该多个鳍片的各该第一上表面之间。

4.如权利要求1所述的存储器元件的制备方法，其中每一个鳍片的该第一上表面是一凸表面。

5.如权利要求1所述的存储器元件的制备方法，其中每一个鳍片的该第二上表面显著低于每一个鳍片的该第一上表面。

6.如权利要求1所述的存储器元件的制备方法，其中每一个鳍片的该第一上表面朝该第一介电层弯曲。

7.如权利要求1所述的存储器元件的制备方法，其中形成该第二介电层包括热氧化。

8.如权利要求1所述的存储器元件的制备方法，其中形成该第二介电层包括消耗经由该多个第一凹陷而暴露的该多个鳍片的各表面。

9.如权利要求1所述的存储器元件的制备方法，其中该第二介电层接触经由该多个第一凹陷而暴露的该多个鳍片。

10.如权利要求1所述的存储器元件的制备方法，其中移除该半导体基底的该多个部分包括干蚀刻。

11.如权利要求1所述的存储器元件的制备方法，其中形成该第一导电组件包括将一导电材料设置到该多个第一凹陷中以及在该第一介电层与该第二介电层上，以及移除该导电材料在该第一介电层与在该多个第一凹陷内的多个部分。

12.如权利要求11所述的存储器元件的制备方法，其中在移除该导电材料的该多个部分之后，该第二介电层的至少一部分经由该第一导电组件而暴露。

13.如权利要求11所述的存储器元件的制备方法，其中在移除该导电材料的该多个部分之后，该导电材料的至少一部分被该多个主动区所围绕。

14.如权利要求1所述的存储器元件的制备方法，还包括：

15.如权利要求14所述的存储器元件的制备方法，其中该第一导电组件与该第二导电组件是同时形成。

16.如权利要求14所述的存储器元件的制备方法，其中该第四介电层设置在该第二导电组件上且至少部分在该第二凹陷内。

17.如权利要求16所述的存储器元件的制备方法，其中在该第一导电组件与该第三介电层之间的一第一界面大致与在该第二导电组件与该第四介电层之间的一第二界面呈共面。

18.如权利要求1所述的存储器元件的制备方法，其中该多个鳍片与该多个第一凹陷是交替设置。

技术总结本公开提供一种存储器元件以及该存储器元件的制备方法。该存储器元件包括一半导体基底，界定有一主动区并包括多个鳍片，该等鳍片从该半导体基底突伸并设置在该主动区内，其中每一个鳍片具有一第一平坦上表面；一第一字元线，延伸到该半导体基底中以及在该等鳍片的其中相邻二鳍片之间延伸，其中该第一字元线包括一氧化层、一第一导电组件以及一第一氮化层，该氧化层共形于相邻的该二鳍片的表面，该第一导电组件被该氧化层所围绕，该第一氮化层设置在该第一导电组件上且被该氧化层所围绕；以及一隔离层，延伸到该半导体基底中且围绕该主动区。技术研发人员：庄英政受保护的技术使用者：南亚科技股份有限公司技术研发日：技术公布日：2024/10/17