一种用于数据缓存的Flash控制器、缓存方法及芯片与流程

本发明涉及数据处理，尤其涉及一种用于数据缓存的flash控制器、缓存方法及芯片。

背景技术：

1、闪存(flash)是微控制单元(microcontroller unit，mcu)的重要组成部分，负责存储代码和数据。在汽车电子行业，flash是非常重要的组件，尤其是对于汽车控制器来说，flash中的代码和数据保证了每次汽车上电之后，控制器行为符合用户预期。

2、汽车上电后，处理器(如cpu)会将关键的代码拷贝到mcu的静态随机存取存储器(static random-access memory，sram)中。其中，sram访问的速度比flash快，可提高执行速度。剩余的大部分代码和数据，在cpu执行的过程中，由cpu从flash中读取。

3、但是，现有技术中的缓存策略单一，例如，仅在cpu读取flash数据的时候，多读取一些数据，将读出的数据放到flash控制器的数据缓存中。该单一缓存策略仅能在通用场景下提升cpu在flash中的数据读取速率。对于特定场景下的数据读取，现有缓存策略难以达到提升cpu在flash中的数据读取速率的效果。因此，flash控制器中的缓存方式有待改进，以支持多种缓存策略。

技术实现思路

1、本发明提供了一种用于数据缓存的flash控制器、缓存方法及芯片，以在多种应用场景下，提升处理器在flash的数据读取速率。

2、根据本发明的一方面，提供了一种用于数据缓存的flash控制器，该flash控制器包括：缓存区以及存储介质控制逻辑电路；其中：

3、所述缓存区中设置有多个缓存策略；

4、存储介质控制逻辑电路与处理器连接，用于接收处理器对flash控制器中目标地址的数据访问信号；

5、存储介质控制逻辑电路与所述缓存区连接，用于根据所述数据访问信号中的目标地址，在所述缓存区中确定对应的目标缓存策略；

6、存储介质控制逻辑电路与flash存储介质连接，用于在所述flash存储介质中读取数据，根据所述目标缓存策略触发所述缓存区的数据缓存，并将与所述目标地址对应的目标数据返回处理器。

7、可选的，该flash控制器，还包括：缓存策略执行逻辑电路；缓存策略执行逻辑电路与存储介质控制逻辑电路连接；

8、缓存策略执行逻辑电路，用于在确定所述数据访问信号中的目标地址为第一缓存策略中的首个表项地址时，将所述第一缓存策略作为目标缓存策略；

9、缓存策略执行逻辑电路，用于在存储介质控制逻辑电路根据所述第一缓存策略触发所述缓存区的数据缓存时，将所述第一缓存策略中的各表项地址发送至存储介质控制逻辑电路，并接收对应的表项数据；

10、缓存策略执行逻辑电路与所述缓存区连接，用于将各表项地址和对应的表项数据缓存至所述缓存区中所述第一缓存策略对应的数据缓存表中。

11、可选的，所述缓存策略执行逻辑电路，还用于在确定所述数据访问信号中的目标地址为所述数据缓存表中地址时，触发存储介质控制逻辑电路在所述数据缓存表中读取与所述目标地址对应的目标数据返回处理器。

12、可选的，缓存策略执行逻辑电路，还用于在确定所述数据访问信号中的目标地址未在所述缓存区时，将所述第二缓存策略作为目标缓存策略。

13、可选的，存储介质控制逻辑电路，还用于根据所述缓存区中的第二缓存策略在所述flash存储介质中读取第二缓存数据，并将所述第二缓存数据与对应的第二缓存地址缓存至所述缓存区中与所述第二缓存策略对应的缓存子区中。

14、可选的，所述缓存策略执行逻辑电路，还用于在确定所述数据访问信号中的目标地址为所述缓存子区中地址时，触发存储介质控制逻辑电路在所述缓存子区中读取与所述目标地址对应的目标数据返回处理器。

15、可选的，所述第一缓存策略中首个表项地址具有起始标记、末位表项地址具有结束标记、中间表项地址具有过程标记。

16、可选的，缓存策略执行逻辑电路，具体用于在存储介质控制逻辑电路根据所述第一缓存策略触发所述缓存区的数据缓存时，按照所述第一缓存策略中的地址顺序，将各表项地址发送至存储介质控制逻辑电路，并接收对应的表项数据。

17、根据本发明的另一方面，提供了一种flash控制器中的数据缓存方法，该方法应用至如本发明任一实施例所提供的用于数据缓存的flash控制器中；所述方法，包括：

18、通过存储介质控制逻辑电路接收处理器对flash控制器中目标地址的数据访问信号；

19、通过存储介质控制逻辑电路根据所述数据访问信号中的目标地址，在所述缓存区中确定对应的目标缓存策略；

20、通过存储介质控制逻辑电路在所述flash存储介质中读取数据，根据所述目标缓存策略触发所述缓存区的数据缓存，并将与所述目标地址对应的目标数据返回处理器。

21、根据本发明的另一方面，提供了一种芯片，该芯片中包括如本发明任一实施例所提供的用于数据缓存的flash控制器。

22、根据本发明的另一方面，提供了一种车载终端，该车载终端包括如本发明任一实施例所提供的芯片。

23、本发明实施例的技术方案，通过设置包括缓存区以及存储介质控制逻辑电路的用于数据缓存的flash控制器，其中：缓存区中设置有多个缓存策略；存储介质控制逻辑电路与处理器连接，用于接收处理器对flash控制器中目标地址的数据访问信号；存储介质控制逻辑电路与缓存区连接，用于根据数据访问信号中的目标地址，在缓存区中确定对应的目标缓存策略；存储介质控制逻辑电路与flash存储介质连接，用于在flash存储介质中读取数据，根据目标缓存策略触发缓存区的数据缓存，并将与目标地址对应的目标数据返回处理器，解决了多应用场景下的flash数据缓存问题，通过多缓存策略可在多场景下提升处理器在flash的数据读取速率，从而提升处理器的执行效率。

24、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

技术特征：

1.一种用于数据缓存的flash控制器，其特征在于，所述flash控制器包括：缓存区以及存储介质控制逻辑电路；其中：

2.根据权利要求1所述的flash控制器，其特征在于，还包括：缓存策略执行逻辑电路；缓存策略执行逻辑电路与存储介质控制逻辑电路连接；

3.根据权利要求2所述的flash控制器，其特征在于，

4.根据权利要求2所述的flash控制器，其特征在于，

5.根据权利要求4所述的flash控制器，其特征在于，

6.根据权利要求5所述的flash控制器，其特征在于，

7.根据权利要求2所述的flash控制器，其特征在于，所述第一缓存策略中首个表项地址具有起始标记、末位表项地址具有结束标记、中间表项地址具有过程标记。

8.根据权利要求7所述的flash控制器，其特征在于，

9.一种flash控制器中的数据缓存方法，其特征在于，所述方法应用至如权利要求1至8任一项所述的用于数据缓存的flash控制器中；所述方法，包括：

10.一种芯片，其特征在于，所述芯片中包括如权利要求1-8任一项所述的用于数据缓存的flash控制器。

技术总结本发明实施例公开了一种用于数据缓存的Flash控制器、缓存方法及芯片。该Flash控制器包括：缓存区以及存储介质控制逻辑电路；其中：缓存区中设置有多个缓存策略；存储介质控制逻辑电路与处理器连接，用于接收处理器对Flash控制器中目标地址的数据访问信号；存储介质控制逻辑电路与缓存区连接，用于根据数据访问信号中的目标地址，在缓存区中确定对应的目标缓存策略；存储介质控制逻辑电路与Flash存储介质连接，用于在Flash存储介质中读取数据，根据目标缓存策略触发缓存区的数据缓存，并将与目标地址对应的目标数据返回处理器，通过多缓存策略可在多场景下提升处理器在Flash的数据读取速率。技术研发人员：芦蓉,王庆林受保护的技术使用者：紫光同芯微电子有限公司技术研发日：技术公布日：2024/11/14