显示装置、芯片、模数转换器及其控制方法与流程

本发明涉及集成电路，特别涉及一种显示装置、芯片、模数转换器及其控制方法。

背景技术：

1、模数转换器(analog to digital converter，adc)是能够将连续性的模拟信号转换为计算机能够处理的离散性的数字信号的装置，是模拟系统与数字系统接口的关键部件，长期以来一直被广泛应用于雷达、通信、测控、医疗、仪表、图像和音频等领域。数字信号处理技术和通信产业的迅猛发展，推动着adc逐步向高速度、高精度和低功耗的方向发展。

2、逐次逼近型模数转换器(successive approximation register analog to

3、digital converter，sar adc)，利用二分法查找方式，通过内部集成的数模转换器(digital to analog converter，dac)不断产生新的模拟电压逼近原先输入的模拟信号，最后将dac对应的数码输入作为adc的输出。sar adc与其他类型的adc相比具有中等速度、中等精度、低功耗和低成本等优势，所以具有广阔的应用领域。

4、sar adc主要由dac、比较器、sar逻辑控制电路构成。sar adc根据其输入信号的类型分为单端输入和差分输入。根据sar adc内部的dac的结构可以分为电阻分压型、电流叠加型、电荷再分配型等，其中，最常用的结构是电荷再分配型，其根据转换过程又可以分为串行dac和并行dac。并行dac通常由二进制权重分布的电容、电阻或者mos电流源构建，可以同时转换所有的位。串行dac一次只能转换1位的模拟输出，因此需要的转换时间为nt，其中n为位数，t为转换1位输出所花的时间。单端输入且采用串行dac的sar adc的失调误差主要来自于比较器的失调电压，比较器的输入共模会随输入信号的变化而变化，这导致比较器的失调与输入信号相关，使得比较器的失调存在非线性失调。

5、因此，有待提出一种新的模数转换器，以改善其非线性失调。

技术实现思路

1、鉴于上述问题，本发明的目的在于提供一种显示装置、芯片、模数转换器及其控制方法，从而可以改善模数转换器的非线性失调。

2、根据本发明的一方面，提供一种模数转换器，所述模数转换器的操作包括采样阶段以及之后的转换阶段，其中，所述模数转换器包括采样保持电路，用于对输入模拟信号进行采样并保持，以得到电压采样信号；数模转换器，用于生成第一模拟电压和第二模拟电压；比较电路，用于分别将所述第一模拟电压和所述第二模拟电压与所述电压采样信号相比较，以得到比较信号；以及逻辑控制电路，用于在所述转换阶段根据所述比较信号对所述数模转换器进行逐次逼近控制，以使得所述比较电路逐次输出比较信号，并根据多个比较信号输出与所述输入模拟信号对应的数字信号，其中，所述逻辑控制电路还用于在所述采样阶段控制所述第一模拟电压和所述第二模拟电压与所述输入模拟信号相等，并对所述比较电路的失调电压进行校准。

3、可选地，所述数模转换器采用串行型数模转换器。

4、可选地，所述数模转换器包括第一参考电压开关，连接于第一参考电压与所述第一模拟电压之间；第二参考电压开关，连接于第二参考电压与所述第二模拟电压之间；第一采样开关，连接于所述输入模拟信号与所述第一模拟电压之间；第二采样开关，连接于所述输入模拟信号与所述第二模拟电压之间；电荷重分配开关，连接于所述第一模拟电压与所述第二模拟电压之间；第一存储电容，连接于所述第一模拟电压与接地端之间；第二存储电容，连接于所述第二模拟电压与接地端之间。

5、可选地，在所述采样阶段，所述第一采样开关和所述第二采样开关导通，所述第一参考电压开关、所述第二参考电压开关以及所述电荷重分配开关关断；在所述转换阶段，所述第一采样开关和所述第二采样开关关断，所述第一参考电压开关、所述第二参考电压开关以及所述电荷重分配开关选择性的导通其中之一或者之二。

6、可选地，所述比较电路包括第一运算放大器，正输入端接收所述第一模拟电压，负输入端接收所述电压采样信号；第二运算放大器，正输入端接收所述第二模拟电压，负输入端接收所述电压采样信号，正输出端与所述第一运算放大器的正输出端连接，负输出端与所述第一运算放大器的负输出端连接；第一失调存储电容，第一端连接所述第一运算放大器的正输出端；第二失调存储电容，第一端连接所述第一运算放大器的负输出端；第三运算放大器，正输入端与所述第一失调存储电容的第二端连接，负输入端与所述第二失调存储电容的第二端连接；第一失调消除开关，连接于所述第三运算放大器的正输入端与负输出端之间；第二失调消除开关，连接于所述第三运算放大器的负输入端与正输出端之间；锁存器，正输入端与所述第三运算放大器的负输出端连接，负输入端与所述第三运算放大器的正输出端连接，输出端提供第一比较信号和第二比较信号，所述比较信号为所述第一比较信号和所述第二比较信号的差分信号。

7、可选地，所述锁存器根据所述逻辑控制电路提供的状态控制信号选择性的工作于复位状态或者锁存状态。

8、可选地，所述第一运算放大器根据所述锁存器的状态选择性的将其两个输出端短接；所述第二运算放大器根据所述锁存器的状态选择性的将其两个输出端短接；所述第三运算放大器根据所述锁存器的状态选择性的将其两个输出端短接，其中，在所述锁存器处于锁存状态时，所述第一至第三运算放大器各自的两个输出端短接，在所述锁存器处于复位状态时，所述第一至第三运算放大器各自的两个输出端之间的连接断开。

9、可选地，所述比较电路还包括同或门，两个输入端分别接收第一比较信号和第二比较信号，输出端向所述第一至所述第三运算放大器提供反馈信号，所述反馈信号表征所述锁存器的状态。

10、可选地，所述第一运算放大器和所述第二运算放大器的结构相同，均包括第一运放单元和第二运放单元，所述第三运算放大器的结构与所述第一运放单元的结构相同，所述第一运放单元包括第一晶体管，连接于第一输出端和第二输出端之间，其控制端连接收所述反馈信号；第二晶体管、第三晶体管以及第四晶体管，依次连接于电源电压与接地端之间，所述第二晶体管的控制端连接所述第二输出端，所述第三晶体管的控制端连接第一输入端，所述第四晶体管控制端连接第一偏置端，所述第二晶体管与所述第三晶体管的中间节点为所述第一输出端；第五晶体管和第六晶体管，依次连接于电源电压与所述第三晶体管和所述第四晶体管的中间节点之间，所述第五晶体管的控制端连接所述第一输出端，所述第六晶体管的控制端连接第二输入端，所述第五晶体管和所述第六晶体管的中间节点为所述第二输出端；第七晶体管，连接于电源电压与所述第一输出端之间，所述第七晶体管的控制端连接所述第一输出端；第八晶体管，连接于电源电压与所述第二输出端之间，所述第八晶体管的控制端连接所述第二输出端，所述第二运放单元包括第九晶体管、第十晶体管以及第十一晶体管，依次连接于电源电压与接地端之间，所述第九晶体管的控制端连接第二偏置端，所述第十晶体管的控制端连接所述第二输入端，所述第十一晶体管的控制端与所述第十晶体管和所述第十一晶体管的中间节点连接；第十二晶体管和第十三晶体管，依次连接于所述第九晶体管和所述第十晶体管的中间节点与接地端之间，所述十二晶体管的控制端连接所述第一输入端，所述第十三晶体管的控制端与所述第十二晶体管和所述第十三晶体管的中间节点连接；第十四晶体管，连接于所述第一输出端与接地端之间，控制端与所述第十一晶体管的控制端连接；第十五晶体管，连接于所述第二输出端与接地端之间，控制端与所述第十三晶体管的控制端连接。

11、可选地，所述锁存器包括第十六晶体管、第十七晶体管、第十八晶体管以及第十九晶体管，依次连接于电源电压与接地端之间，所述第十六晶体管和所述第十七晶体管的控制端连接第二输出端，所述第十八晶体管的控制端连接第一输入端，所述第十九晶体管的控制端接收时钟信号，所述第十六晶体管和所述第十七晶体管的中间节点为第一输出端；第二十晶体管、第二十一晶体管以及第二十二晶体管，依次连接于电源电压与所述第十八晶体管和第十九晶体管的中间节点之间，所述第二十晶体管和所述第二十一晶体管的控制端连接所述第一输出端，所述第二十二晶体管的控制端连接第二输入端，所述第二十晶体管和所述第二十一晶体管的中间节点为所述第二输出端；第二十三晶体管，连接于电源电压与所述第一输出端之间，控制端接收所述时钟信号；第二十四晶体管，连接于电源电压与所述第二输出端之间，控制端接受所述时钟信号；第二十五晶体管，连接于电源电压与所述第十七晶体管和所述第十八晶体管的中间节点之间，控制端接收所述时钟信号；第二十六晶体管，连接于电源电压与所述第二十一晶体管和所述第二十二晶体管的中间节点之间，控制端接收所述时钟信号。

12、根据本发明的第二方面，提供一种如上述所述的模数转换器的控制方法，所述模数转换器的操作包括采样阶段以及之后的转换阶段，其中，所述控制方法包括使用采样保持电路对输入模拟信号进行采样并保持，以得到电压采样信号； 使用数模转换器生成第一模拟电压和第二模拟电压；使用比较电路将所述电压采样信号与所述第一模拟电压和所述第二模拟电压相比较，以生成比较信号；以及使用逻辑控制电路在所述转换阶段根据所述比较信号对所述数模转换器进行逐次逼近控制，以使得所述比较电路逐次输出比较信号，并根据多个比较信号输出与所述输入模拟信号对应的数字信号，其中，所述控制方法还包括在所述采样阶段使得所述逻辑控制电路控制所述第一模拟电压和所述第二模拟电压与所述输入模拟信号相等，并对所述比较电路的失调电压进行校准。

13、根据本发明的第三方面，提供一种芯片，包括如上述所述的模数转换器。

14、根据本发明的第四方面，提供一种显示装置，包括显示面板，用于显示图像；驱动电路，用于控制所述显示面板的显示状态；如上述所述的模数转换器，用于将接收到的模拟信号转换为数字信号；处理单元，用于将所述数字信号处理后提供至所述驱动电路。

15、本发明提供的显示装置、芯片、模数转换器及其控制方法，通过四输入结构的比较电路使得采用串行dac的sar adc可以应用到轨到轨（满摆幅）输入的应用场合中。通过采用并联连接的第一至第二运算放大器作为比较电路的第一级放大电路，减小了数模转换器中的两个电容的寄生电容失配，从而改善了采用串行dac时模数转换器的误差。串行dac既可以生成所需的模拟电压，又可参与采样过程，使得在采样阶段比较电路的四个输入端的电压相等，从而为比较电路的失调消除提供条件。adc每次采样&失调消除结束后，消除的失调量为比较电路的输入信号为模拟输入信号时的失调量，因此改善了比较电路的非线性失调。