用于多端口存储器的可配置的扫描链架构的制作方法

背景技术：

1、本节旨在提供与理解本文所述的各种技术相关的信息。如本节的标题所暗示的，这是对相关技术的讨论，绝不应当暗示其是现有技术。一般来讲，相关技术可被认为是或可不被认为是现有技术。因此，应当理解，本节中的任何陈述均应按此意义来理解，并且不作为对现有技术的任何认可。

2、在常规半导体制造设计中，嵌入式扫描链可包括其中写数据输入、写启用和读数据输出包括全扫描触发器的扫描链。另外，这些嵌入式扫描链可用于异步时钟设计，其中数据(d)和写启用(wen)捕获使用写时钟(wclk)并且q输出使用读时钟(rclk)。这些许多信号和相关联的电路可能导致电路架构上的大面积占用。因此，在一些现代电路设计中，可能因此需要重新设计扫描链以减小集成电路的面积。

技术实现思路

技术特征：

1.一种设备，包括：

2.根据权利要求1所述的设备，其中所述设备包括扫描链架构，所述扫描链架构具有用于多端口存储器应用的存储器可测试性设计(dft)设计。

3.根据权利要求1所述的设备，其中：

4.根据权利要求1所述的设备，其中输入设备的数量大于输出设备的数量。

5.根据权利要求1所述的设备，其中所述输入设备包括每个数据位的两个(2)锁存器，并且其中所述输出设备包括每个数据位的一个(1)锁存器。

6.根据权利要求1所述的设备，其中写端口的数量等于或大于两(2)个写端口，并且其中读端口的数量等于或大于三(3)个写端口，并且其中读端口的数量至少大于写端口的数量。

7.根据权利要求1所述的设备，其中：

8.一种设备，包括：

9.根据权利要求8所述的设备，其中所述设备包括扫描链架构，所述扫描链架构具有用于多端口存储器应用的存储器可测试性设计(dft)设计。

10.根据权利要求8所述的设备，其中：

11.根据权利要求8所述的设备，其中输入锁存器的数量大于输出锁存器的数量。

12.根据权利要求8所述的设备，其中所述输入锁存器包括每个数据位的两个(2)锁存器，并且其中所述输出锁存器包括每个数据位的一个(1)锁存器。

13.根据权利要求8所述的设备，其中读端口的数量等于或大于两(2)个读端口，并且其中写端口的数量等于或大于三(3)个写端口，并且其中写端口的数量至少大于读端口的数量。

14.根据权利要求8所述的设备，其中：

15.一种设备，包括：

16.根据权利要求15所述的设备，其中所述设备包括扫描链架构，所述扫描链架构具有用于多端口存储器应用的存储器可测试性设计(dft)设计。

17.根据权利要求15所述的设备，其中：

18.根据权利要求15所述的设备，其中所述输入锁存器包括每个数据位的两个(2)锁存器，并且其中所述输出锁存器包括每个数据位的一个(1)锁存器。

19.根据权利要求15所述的设备，其中写端口的数量等于或大于两(2)个写端口，并且其中读端口的数量等于或大于三(3)个写端口，并且其中读端口的数量至少大于写端口的数量。

20.根据权利要求15所述的设备，其中写端口的数量等于或大于三(3)个写端口，并且其中读端口的数量等于或大于三(4)个写端口，并且其中读端口的数量至少大于写端口的数量。

技术总结本文所述的各种具体实施涉及一种设备，该设备具有第一数据路径电路，该第一数据路径电路具有输入设备，该输入设备从多个写端口接收数据并且提供第一数据。该设备可具有第二数据路径电路，该第二数据路径电路具有逻辑门，该逻辑门从该输入设备接收该第一数据并且基于读位线信号提供该第一数据。该设备可具有第三数据路径电路，该第三数据路径电路具有输出设备，该输出设备从该逻辑门接收该第一数据并且向多个读端口提供第二数据。另外，读端口的数量大于写端口的数量。技术研发人员：安迪·旺坤·陈,V·A·乔塞罗特,庄耀强,K·格尔达受保护的技术使用者：Arm有限公司技术研发日：技术公布日：2024/11/14