静态随机存储单元以及静态随机存储器的制作方法

本发明涉及集成电路设计领域，尤其涉及一种静态随机存储单元以及静态随机存储器。

背景技术：

1、附图1所示是现有技术中一种静态随机存储单元的电路图，包括6个晶体管，分别是：第一上拉晶体管pu1和第一下拉晶体管pd1、第二上拉晶体管pu2和第二下拉晶体管pd2、第一传输晶体管pg1和第二传输晶体管pg2。第一上拉晶体管pu1和第一下拉晶体管pd1组成第一cmos反相器，第二上拉晶体管pu2和第二下拉晶体管pd2组成第二cmos反相器，第一和第二cmos反相器对置互锁设置，第一和第二cmos反相器的输出端分别连接第一传输晶体管pg1和第二传输晶体管pg2的传输端。上述结构构成了现有技术的一种典型的6t静态随机存储单元。

2、通常的，附图1中第一下拉晶体管pd1、第二下拉晶体管pd2、第一传输晶体管pg1、和第二传输晶体管pg2为nmos管，高电平导通；第一上拉晶体管pu1和第二上拉晶体管pu2为pmos管，低电平导通。bl和blb为位线，用于读写数据。wl为字线，用于控制读写操作。vss和vdd为工作电压。静态随机存储单元中数据存储在第一和第二cmos反相器中(即图中的q端和qb端)。第一传输晶体管pg1和第二传输晶体管pg2两个nmos管是控制开关。

3、现有技术的6t静态随机存储单元在设计时，需要考虑的一个因素是由足够的读余量(snmr：read margin)和写余量(snmw：write margin)。读模式下读余量与[pd(1或2)/pg(1或2)]的导通能力呈正相关；写模式下，写余量与[pg(1或2)/pd(1或2)]的导通能力呈正相关。显然，读余量和写余量之间是竞争制约的关系，即增大读余量会使得写余量减小，反之增大写余量会使得读余量减小。要想得到一个足够稳定且可靠的存储单元需要有足够大的读余量和足够大的写余量。因此，如何在增加一个模式的余量的情况下，能够尽量不影响另一个模式，是现有技术需要解决的一个问题。

技术实现思路

1、本发明所要解决的技术问题是，提供一种静态随机存储单元以及静态随机存储器，能够增加读余量，并同时不明显减小写余量。

2、为了解决上述问题，本发明提供了一种静态随机存储单元，包括由第一上拉晶体管和第一下拉晶体管组成的第一cmos反相器，由第二上拉晶体管和第二下拉晶体管组成的第二cmos反相器，第一cmos反相器和第二cmos反相器对置互锁设置，第一cmos反相器和第二cmos反相器的输出端分别连接第一传输晶体管和第二传输晶体管的传输端，还包括与第一下拉晶体管的源/漏极并联的第一读下拉晶体管，第一读下拉晶体管的栅极与第一下拉晶体管的栅极之间耦接第一读传输晶体管，所述第一读传输晶体管的栅极外接至读字线；以及与第二下拉晶体管的源/漏极并联的第二读下拉晶体管，第二读下拉晶体管的栅极与第二下拉晶体管的栅极之间耦接第二读传输晶体管，所述第二读传输晶体管的栅极外接至读字线。

3、可选的，所述第一上拉晶体管和第二上拉晶体管为pmos，所述第一下拉晶体管和第二下拉晶体管为nmos。

4、可选的，所述第一读下拉晶体管和第二读下拉晶体管为nmos。

5、可选的，所述第一读传输晶体管和第二读传输晶体管为nmos。

6、本发明还提供了一种静态随机存储器，包括多个静态随机存储单元构成的阵列，所述阵列中至少一个静态随机存储单元包括由第一上拉晶体管和第一下拉晶体管组成的第一cmos反相器，由第二上拉晶体管和第二下拉晶体管组成的第二cmos反相器，第一cmos反相器和第二cmos反相器对置互锁设置，第一cmos反相器和第二cmos反相器的输出端分别连接第一传输晶体管和第二传输晶体管的传输端，还包括与第一下拉晶体管的源/漏极并联的第一读下拉晶体管，第一读下拉晶体管的栅极与第一下拉晶体管的栅极之间耦接第一读传输晶体管，所述第一读传输晶体管的栅极外接至读字线，以及还包括与第二下拉晶体管的源/漏极并联的第二读下拉晶体管，第二读下拉晶体管的栅极与第二下拉晶体管的栅极之间耦接第二读传输晶体管，所述第二读传输晶体管的栅极外接至读字线。

7、上述技术方案通过读字线的电平和耦接的读传输晶体管传输自适应信号，来控制第一读下拉晶体管和第二读下拉晶体管的工作状态，从而增加读模式下的第一下拉晶体管和第二下拉晶体管驱动能力，来获得足够大的读余量。同时在写模式和保持模式下通过读字线来关闭第一读下拉晶体管和第二读下拉晶体管来保证写模式和保持模式不受影响。

技术特征：

1.一种静态随机存储单元，包括由第一上拉晶体管和第一下拉晶体管组成的第一cmos反相器，由第二上拉晶体管和第二下拉晶体管组成的第二cmos反相器，第一cmos反相器和第二cmos反相器对置互锁设置，第一cmos反相器和第二cmos反相器的输出端分别连接第一传输晶体管和第二传输晶体管的传输端，其特征在于，

2.根据权利要求1所述的静态随机存储单元，其特征在于，所述第一上拉晶体管和第二上拉晶体管为pmos，所述第一下拉晶体管和第二下拉晶体管为nmos。

3.根据权利要求2所述的静态随机存储单元，其特征在于，所述第一读下拉晶体管和第二读下拉晶体管为nmos。

4.根据权利要求2所述的静态随机存储单元，其特征在于，所述第一读传输晶体管和第二读传输晶体管为nmos。

5.一种静态随机存储器，包括多个静态随机存储单元构成的阵列，其特征在于，所述阵列中至少一个静态随机存储单元包括由第一上拉晶体管和第一下拉晶体管组成的第一cmos反相器，由第二上拉晶体管和第二下拉晶体管组成的第二cmos反相器，第一cmos反相器和第二cmos反相器对置互锁设置，第一cmos反相器和第二cmos反相器的输出端分别连接第一传输晶体管和第二传输晶体管的传输端，还包括与第一下拉晶体管的源/漏极并联的第一读下拉晶体管，第一读下拉晶体管的栅极与第一下拉晶体管的栅极之间耦接第一读传输晶体管，所述第一读传输晶体管的栅极外接至读字线，以及还包括与第二下拉晶体管的源/漏极并联的第二读下拉晶体管，第二读下拉晶体管的栅极与第二下拉晶体管的栅极之间耦接第二读传输晶体管，所述第二读传输晶体管的栅极外接至读字线。

6.根据权利要求5所述的静态随机存储器，其特征在于，所述第一上拉晶体管和第二上拉晶体管为pmos，所述第一下拉晶体管和第二下拉晶体管为nmos。

7.根据权利要求6所述的静态随机存储器，其特征在于，所述第一读下拉晶体管和第二读下拉晶体管为nmos。

8.根据权利要求6所述的静态随机存储器，其特征在于，所述第一读传输晶体管和第二读传输晶体管为nmos。

技术总结本发明提供了一种静态随机存储单元，包括由第一上拉晶体管和第一下拉晶体管组成的第一CMOS反相器，由第二上拉晶体管和第二下拉晶体管组成的第二CMOS反相器，第一和第二CMOS反相器对置互锁设置，第一和第二CMOS反相器的输出端分别连接第一和第二传输晶体管的传输端，还包括与第一下拉晶体管的源/漏极并联的第一读下拉晶体管，第一读下拉晶体管的栅极与第一下拉晶体管的栅极之间耦接第一读传输晶体管，第一读传输晶体管的栅极外接至读字线；以及与第二下拉晶体管的源/漏极并联的第二读下拉晶体管，第二读下拉晶体管的栅极与第二下拉晶体管的栅极之间耦接第二读传输晶体管，第二读传输晶体管的栅极外接至读字线。上述技术方案通过读字线的电平和耦接的读传输晶体管传输自适应信号，来控制第一和第二读下拉晶体管的工作状态，从而增加读模式下的第一和第二下拉晶体管驱动能力，来获得足够大的读余量。同时在写模式和保持模式下通过读字线来关闭第一和第二读下拉晶体管来保证写模式和保持模式不受影响。技术研发人员：黄仁发,赵朝珍,陈立立受保护的技术使用者：上海积塔半导体有限公司技术研发日：技术公布日：2024/11/14