一种同步时钟信号生成电路及方法与流程

本申请涉及电路，尤其涉及一种同步时钟信号生成电路及方法。

背景技术：

1、集成电路可分为同步电路和异步电路，异步电路大量应用于如异步sram、异步fifo等，异步电路的特点是功耗低、速度快，只有信号跳变时产生功耗，而同步电路的控制信号没有翻转。但异步电路会存在多路异步信号到达路径存在延迟、会引入信号竞争、异步时序分析工作量大、eda工具对异步时序不支持需人工分析等设计难点，因此可将异步信号转换为同步信号，以进行同步控制。然而，在异步信号转换为同步信号过程中，为保证信号在时钟同步系统中能被完整地采样，需要对对同步信号进行加宽处理，也即直接扩沿同步信号的脉宽，但直接对同步信号中各时序单元进行加宽处理时，可能会导致波形异常，使用该异常的同步信号进行信号采样时，将不能完整采样到时钟域中的信号。

技术实现思路

1、本申请的主要目的在于提供一种同步时钟信号生成电路及方法，以确保能够产生满足脉宽要求以及脉冲建立、保持时间要求的同步信号。

2、为实现上述目的，本申请第一方面提供了一种同步时钟信号生成电路，包括：异步时钟采样电路、一级高电平脉冲扩沿电路、二级高电平脉冲扩沿电路及波形整合电路；所述异步时钟采样电路的输入端用于与外部的异步时钟信号发生器电连接，所述异步时钟采样电路的输出端分别与所述一级高电平脉冲扩沿电路、所述波形整合电路的输入端电连接，所述异步时钟采样电路用于对所述异步时钟信号发生器传输的多路异步时钟信号进行采样，生成脉冲信号；所述一级高电平脉冲扩沿电路用于对所述脉冲信号中高电平信号的脉宽进行延长，得到第一高电平脉冲扩沿信号；所述二级高电平脉冲扩沿电路的输入端与所述一级高电平脉冲扩沿电路的输出端电连接，所述二级高电平脉冲扩沿电路的输出端与所述波形整合电路的输入端电连接，所述二级高电平脉冲扩沿电路用于对所述第一高电平脉冲扩沿信号中高电平信号的脉宽进行延长，得到第二高电平脉冲扩沿信号；所述波形整合电路的输出端用于与外部的同步时钟信号接收器电连接，所述波形整合电路用于对所述脉冲信号及所述第二高电平脉冲扩沿信号进行整合，输出同步时钟信号至所述同步时钟信号接收器。

3、本申请第二方面提供了一种同步时钟信号生成方法，应用于如本申请第一方面所述的同步时钟信号生成电路，该同步时钟信号生成方法包括：异步时钟采样电路对异步时钟信号发生器传输的多路异步时钟信号进行采样，生成脉冲信号；一级高电平脉冲扩沿电路对所述脉冲信号中高电平信号的脉宽进行延长，得到第一高电平脉冲扩沿信号；二级高电平脉冲扩沿电路对所述第一高电平脉冲扩沿信号中高电平信号的脉宽进行延长，得到第二高电平脉冲扩沿信号；波形整合电路对所述脉冲信号及所述第二高电平脉冲扩沿信号进行整合，输出同步时钟信号至所述同步时钟信号接收器。

4、从上述描述可知，本申请通过异步时钟采样电路将输入的多路异步时钟信号转换为脉冲信号，然后再对脉冲信号进行两级高电平脉冲扩沿，得到一个预设脉宽的脉冲信号，将该扩沿后的脉冲信号与初始的脉冲信号进行整合，从而能够对一个时钟周期中的最后一个时钟脉冲信号的脉宽进行加宽，由此可以得到满足时钟脉宽条件，以及满足时序单元建立时间与保持时间要求的同步时钟信号。

技术特征：

1.一种同步时钟信号生成电路，其特征在于，包括：异步时钟采样电路、一级高电平脉冲扩沿电路、二级高电平脉冲扩沿电路及波形整合电路；

2.根据权利要求1所述的同步时钟信号生成电路，其特征在于，所述异步时钟采样电路包括第一或门电路，所述第一或门电路包括第一pmos管、第二pmos管、第三pmos管、第一nmos管、第二nmos管及第三nmos管；

3.根据权利要求1所述的同步时钟信号生成电路，其特征在于，所述一级高电平脉冲扩沿电路包括第一反相器、第二反相器、第三反相器、第四反相器、第四nmos管及第五nmos管；

4.根据权利要求3所述的同步时钟信号生成电路，其特征在于，所述第一反相器、所述第二反相器、所述第三反相器及所述第四反相器均包括第四pmos管及第六nmos管；

5.根据权利要求1所述的同步时钟信号生成电路，其特征在于，所述二级高电平脉冲扩沿电路包括第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第七nmos管、第八nmos管及电阻；

6.根据权利要求5所述的同步时钟信号生成电路，其特征在于，还包括脉宽调制电路，所述二级高电平脉冲扩沿电路还包括第九nmos管、第十nmos管及第十一nmos管；

7.根据权利要求6所述的同步时钟信号生成电路，其特征在于，所述脉宽调制电路包括第一选择电路、第二选择电路及第三选择电路，所述第一选择电路对应于所述第九nmos管，所述第二选择电路对应于所述第十nmos管，所述第三选择电路对应于所述第十一nmos管，所述第一选择电路、所述第二选择电路及所述第三选择电路均包括传输门及第十反相器；

8.根据权利要求7所述的同步时钟信号生成电路，其特征在于，所述传输门包括第五pmos管及第十二nmos管；所述第十二nmos管的栅极与所述第十反相器的第一端电连接，所述第五pmos管的栅极与所述第十反相器的第二端电连接，所述第五pmos管的漏极与所述第十二nmos管的源极均与所述第六反相器的第二端电连接，所述第五pmos管的源极与所述第十二nmos管的漏极均与对应的nmos管的栅极电连接，所述第五pmos管的衬底与电源正极电连接，所述第十二nmos管的衬底与电源负极电连接。

9.根据权利要求1所述的同步时钟信号生成电路，其特征在于，所述波形整合电路包括第二或门电路及第十一反相器，所述第二或门电路的第一输入端与所述异步时钟采样电路的输出端电连接，所述第二或门电路的第二输入端与所述二级高电平脉冲扩沿电路的输出端电连接，所述第二或门电路的输出端与所述第十一反相器的第一端电连接，所述第十一反相器的第二端用于与所述同步时钟信号接收器电连接。

10.一种同步时钟信号生成方法，其特征在于，应用于如权利要求1至9任一项所述的同步时钟信号生成电路，所述同步时钟信号生成方法包括：

技术总结本申请提供了一种同步时钟信号生成电路及方法，该同步时钟信号生成电路包括：依次电连接的异步时钟采样电路、一级高电平脉冲扩沿电路、二级高电平脉冲扩沿电路及波形整合电路，且异步时钟采样电路的输出端还与波形整合电路的输入端连接。通过异步时钟采样电路将输入的多路异步时钟信号转换为脉冲信号，然后再对脉冲信号进行两级高电平脉冲扩沿，得到一个预设脉宽的脉冲信号，将该扩沿后的脉冲信号与初始的脉冲信号进行整合，从而能够对一个时钟周期中的最后一个时钟脉冲信号的脉宽进行加宽，由此可以得到满足时钟脉宽条件，以及满足时序单元建立时间与保持时间要求的同步时钟信号。技术研发人员：贾柱良,张燚,何凯,莫玉舒,张超建,邱玉泉受保护的技术使用者：深圳市国微电子有限公司技术研发日：技术公布日：2025/1/6