栅极控制电路、显示基板以及显示装置的制作方法

本发明涉及显示，尤其涉及一种栅极控制电路、显示基板以及显示装置。

背景技术：

1、硅基oled(有机发光二极管)微型显示器是结合cmos(互补金属氧化物半导体)工艺和oled技术，以单晶硅作为有源驱动背板而制作的主动式有机发光二极管显示器件。硅基oled微型显示器具有超高分辨率、高ppi(每英寸像素数)、高对比度、高亮度、低功耗、体积小、重量轻等优点。因此广泛用于ar(增强现实)、vr(虚拟现实)、mr(混合现实)、evf(电子取景器)、fpv(第一人称视角)、无人机、热成像仪、夜视仪、红外摄像机、医疗设备等。

2、一般栅极驱动信号ws需要先后分别控制像素电路中初始化电压v_offset的写入和灰阶电压v_data的写入。因此ws信号需要导通两次才能保证电压都被正常写入。现有的ws信号无法灵活的调控。

技术实现思路

1、本申请的目的在于提供一种可以灵活调控栅极驱动信号栅极控制电路、显示基板以及显示装置。

2、本申请公开了一种栅极控制电路，其包括：

3、第一d触发器、第二d触发器以及第一逻辑与门；

4、所述第一d触发器包括第一数据输出端，所述第二d触发器包括第二数据输入端与第二数据输出端，所述第一数据输出端与所述第二数据输入端连接，所述第一数据输出端以及所述第二数据输出端与所述第一逻辑与门连接；

5、所述第一d触发器为上升沿d触发器或者下降沿d触发器中的一种；所述第二d触发器为上升沿d触发器或者下降沿d触发器中的另一种。

6、可选地，所述栅极控制电路还包括第三d触发器、第四d触发器、第二逻辑与门以及逻辑或非门；

7、所述第三d触发器包括第三数据输出端，所述第四d触发器包括第四数据输入端与第四数据输出端，所述第三数据输出端与所述第四数据输入端连接，所述第三数据输出端以及所述第四数据输出端与所述第二逻辑与门连接；

8、所述第一逻辑与门以及所述第二逻辑与门均与所述逻辑或非门连接。

9、可选地，所述第三d触发器为上升沿d触发器或者下降沿d触发器中的一种；所述第四d触发器为上升沿d触发器或者下降沿d触发器中的另一种。

10、可选地，所述第一d触发器包括第一时钟信号端，所述第二d触发器包括第二时钟信号端，所述第三d触发器包括第三时钟信号端，所述第四d触发器包括第四时钟信号端；所述第一时钟信号端与所述第二时钟信号端均接收第一时钟信号，所述第三时钟信号端与所述第四时钟信号端均接收第二时钟信号。

11、可选地，所述第一d触发器包括第一数据输入端，所述第三d触发器包括第三数据输入端；所述第一数据输入端接收第一输入信号，所述第三数据输入端接收第二输入信号。

12、可选地，所述第一输入信号的单个周期的脉宽大于所述第一时钟信号的单个周期的脉宽。

13、可选地，部分所述第一时钟信号的上升沿位于所述第一输入信号的高电位段，部分所述第一时钟信号的下降沿位于所述第一输入信号的高电位段；部分所述第一时钟信号的上升沿位于所述第一输入信号的低电位段，部分所述第一时钟信号的下降沿位于所述第一输入信号的低电位段。

14、可选地，所述第一输入信号的单个周期的脉宽为所述第一时钟信号的单个周期的脉宽的两倍。

15、可选地，所述第二输入信号的单个周期的脉宽大于所述第二时钟信号的单个周期的脉宽。

16、可选地，部分所述第二时钟信号的上升沿位于所述第二输入信号的高电位段，部分所述第二时钟信号的下降沿位于所述第二输入信号的高电位段；部分所述第二时钟信号的上升沿位于所述第二输入信号的低电位段，部分所述第二时钟信号的下降沿位于所述第二输入信号的低电位段。

17、可选地，所述第一时钟信号自触发所述第二d触发器开始输出有效的第二输出信号的节点至触发所述第一d触发器结束输出有效的第一输出信号节点所覆盖的时段，与所述第二时钟信号自触发所述第四d触发器开始输出有效的第四输出信号的节点至触发所述第三d触发器结束输出有效的第三输出信号节点所覆盖的时段无重叠部分。

18、可选地，所述第一d触发器包括第一复位信号端，所述第二d触发器包括第二复位信号端，所述第三d触发器包括第三复位信号端，所述第四d触发器包括第四复位信号端；所述第一复位信号端与所述第二复位信号端均接收第一复位信号，所述第三复位信号端与所述第四复位信号端均接收第二复位信号。

19、可选地，所述第一输入信号、所述第二输入信号、所述第一时钟信号以及所述第二时钟信号均独立可调。

20、本申请还提供了一种显示基板，所述显示基板包括若干上述的栅极控制电路，若干所述栅极控制电路级联。

21、可选地，所述第一数据输出端与下一级所述栅极控制电路的所述第一数据输入端连接；所述第三数据输出端与下一级所述栅极控制电路的所述第三数据输入端连接。

22、本申请还提供了一种显示装置，所述显示装置包括上述的显示基板。

23、与相关技术相比，本申请通过设置第一d触发器、第二d触发器以及第一逻辑与门，使栅极控制电路可以控制输出相互独立且可调的初始化电压或灰阶电压，提升了栅极控制电路的普适性及像素电路的易用性。

24、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本说明书。

技术特征：

1.一种栅极控制电路，其特征在于，包括：

2.根据权利要求1所述的栅极控制电路，其特征在于，所述栅极控制电路还包括第三d触发器、第四d触发器、第二逻辑与门以及逻辑或非门；

3.根据权利要求2所述的栅极控制电路，其特征在于，所述第三d触发器为上升沿d触发器或者下降沿d触发器中的一种；所述第四d触发器为上升沿d触发器或者下降沿d触发器中的另一种。

4.根据权利要求2所述的栅极控制电路，其特征在于，所述第一d触发器包括第一时钟信号端，所述第二d触发器包括第二时钟信号端，所述第三d触发器包括第三时钟信号端，所述第四d触发器包括第四时钟信号端；所述第一时钟信号端与所述第二时钟信号端均接收第一时钟信号，所述第三时钟信号端与所述第四时钟信号端均接收第二时钟信号。

5.根据权利要求4所述的栅极控制电路，其特征在于，所述第一d触发器包括第一数据输入端，所述第三d触发器包括第三数据输入端；所述第一数据输入端接收第一输入信号，所述第三数据输入端接收第二输入信号。

6.根据权利要求5所述的栅极控制电路，其特征在于，所述第一输入信号的单个周期的脉宽大于所述第一时钟信号的单个周期的脉宽。

7.根据权利要求6所述的栅极控制电路，其特征在于，部分所述第一时钟信号的上升沿位于所述第一输入信号的高电位段，部分所述第一时钟信号的下降沿位于所述第一输入信号的高电位段；部分所述第一时钟信号的上升沿位于所述第一输入信号的低电位段，部分所述第一时钟信号的下降沿位于所述第一输入信号的低电位段。

8.根据权利要求7所述的栅极控制电路，其特征在于，所述第一输入信号的单个周期的脉宽为所述第一时钟信号的单个周期的脉宽的两倍。

9.根据权利要求5所述的栅极控制电路，其特征在于，所述第二输入信号的单个周期的脉宽大于所述第二时钟信号的单个周期的脉宽。

10.根据权利要求9所述的栅极控制电路，其特征在于，部分所述第二时钟信号的上升沿位于所述第二输入信号的高电位段，部分所述第二时钟信号的下降沿位于所述第二输入信号的高电位段；部分所述第二时钟信号的上升沿位于所述第二输入信号的低电位段，部分所述第二时钟信号的下降沿位于所述第二输入信号的低电位段。

11.根据权利要求10所述的栅极控制电路，其特征在于，所述第一时钟信号自触发所述第二d触发器开始输出有效的第二输出信号的节点至触发所述第一d触发器结束输出有效的第一输出信号的节点所覆盖的时段，与所述第二时钟信号自触发所述第四d触发器开始输出有效的第四输出信号的节点至触发所述第三d触发器结束输出有效的第三输出信号的节点所覆盖的时段无重叠部分。

12.根据权利要求2所述的栅极控制电路，其特征在于，所述第一d触发器包括第一复位信号端，所述第二d触发器包括第二复位信号端，所述第三d触发器包括第三复位信号端，所述第四d触发器包括第四复位信号端；所述第一复位信号端与所述第二复位信号端均接收第一复位信号，所述第三复位信号端与所述第四复位信号端均接收第二复位信号。

13.根据权利要求5所述的栅极控制电路，其特征在于，所述第一输入信号、所述第二输入信号、所述第一时钟信号以及所述第二时钟信号均独立可调。

14.一种显示基板，其特征在于，所述显示基板包括若干如权利要求1-13中任意一项所述的栅极控制电路，若干所述栅极控制电路级联。

15.根据权利要求14所述的显示基板，其特征在于，所述第一数据输出端与下一级所述栅极控制电路的所述第一数据输入端连接；所述第三数据输出端与下一级所述栅极控制电路的所述第三数据输入端连接。

16.一种显示装置，其特征在于，所述显示装置包括如权利要求14-15中任意一项所述的显示基板。

技术总结本申请公开了一种栅极控制电路、显示基板以及显示装置。栅极控制电路包括第一D触发器、第二D触发器以及第一逻辑与门；第一D触发器包括第一数据输出端，第二D触发器包括第二数据输入端与第二数据输出端，第一数据输出端与第二数据输入端连接，第一数据输出端以及第二数据输出端与第一逻辑与门连接；第一D触发器为上升沿D触发器或者下降沿D触发器中的一种；第二D触发器为上升沿D触发器或者下降沿D触发器中的另一种。技术研发人员：黄悦,单庆山,黄寅虎,杨盛际,白枭,朱志坚受保护的技术使用者：云南创视界光电科技有限公司技术研发日：技术公布日：2024/5/27