一种用于多层键合MEMS器件的跨层过刻坡度测试结构及测试方法

一种用于多层键合mems器件的跨层过刻坡度测试结构及测试方法技术领域1.本发明涉及一种用于多层键合mems器件的跨层过刻坡度测试结构及测试方法，属于半导体技术领域。背景技术：2.微电子机械系统(mems，micro-electro-mechanical system)是在微电子技术基础上发展起来的前沿研究领域。其基本特点是微型化、高集成度和高精度的批量制造。随着mems产业化的发展，mems产品的设计结构越来越复杂，对工艺线的要求也越来越高，而在线测试技术是监控加工工艺线、保证其良率的关键。3.很多mems产品都采用多层键合技术，在制作其中的可动结构时往往需要使用drie(deep reactive ion etching，深反应离子刻蚀)工艺进行深度刻蚀，该项工艺有可能产生跨层过刻蚀，在底部形成带坡度的过刻蚀区域，该过刻蚀区域会向上层结构层的正下方扩展，当可动结构上下运动时，很容易与过刻蚀区域发生粘附，导致器件失效，因此需要设计测试结构，用于监测多层键合mems器件中由刻蚀工艺产生的跨层过刻。4.测试结构应与待监测产品采用相同的加工工艺，测试必须采用普通的测试仪器和测试环境，并使用电学测试手段，目前尚无符合测试要求的相关测试结构。技术实现要素：5.本发明的目的在于克服现有技术中的不足，提供一种用于多层键合mems器件的跨层过刻坡度测试结构及测试方法，能够获得过刻蚀结构的过刻坡度。6.为达到上述目的，本发明是采用下述技术方案实现的：7.一方面，本发明提供一种用于多层键合mems器件的跨层过刻坡度测试结构，其特征是，包括键合连接的soi硅片和上层硅片；8.soi硅片包括从下至上依次设置的底层硅衬底、绝缘层和过刻结构，过刻结构材质为单晶硅；9.上层硅片包括等距顺次设置的第一l型硅梁单元、第二l型硅梁单元、第三l型硅梁单元和第四l型硅梁单元；10.四个l型硅梁单元围成方形刻蚀区；11.各l型硅梁单元均包括l型硅梁，l型硅梁的拐点处设有锚区，锚区顶端设有电极，电极用于连接外置的电源或电压表。12.进一步地，各所述锚区底端设有第一金属键合层，过刻结构顶部设有与各第一金属键合层对应的第二金属键合层；13.所述键合连接的soi硅片和上层硅片是通过第一金属键合层和第二金属键合层键合连接。14.进一步地，所述l型硅梁材质为单晶硅。15.进一步地，所述电极为金属电极。16.另一方面，本发明提供一种用于多层键合mems器件的跨层过刻坡度测试方法，包括以下步骤：17.在第一l型硅梁单元和第二l型硅梁单元之间外接直流电源i，测量第三l型硅梁单元和第四l型硅梁单元之间的电压v1；18.在第二l型硅梁单元和第三l型硅梁单元之间外接直流电源i，测量第四l型硅梁单元和第一l型硅梁单元之间的电压v2；19.根据v1、v2和i计算得到过刻蚀结构的等效电阻率ρeff，并根据等效电阻率ρeff计算过刻蚀结构的过刻坡度。20.进一步地，所述根据v1、v2和i计算得到过刻蚀结构的等效电阻率ρeff包括通过式得到ρeff：[0021][0022]其中，h为底部soi单晶硅结构层的厚度。[0023]进一步地，所述根据等效电阻率ρeff计算过刻蚀结构的过刻坡度包括通过式得到：[0024][0025]其中，ρref为底部soi单晶硅结构层的电阻率，l为刻蚀区的边长。[0026]与现有技术相比，本发明所达到的有益效果：[0027]本发明通过顺时针设置的四个l型硅梁单元围成方形刻蚀区，并通过电学手段进行测试，结构简洁，易于操作，且计算过程简单，通用性强，能够快速获得具有过刻蚀结构待测件的过刻坡度。附图说明[0028]图1所示为本发明用于多层键合mems器件的跨层过刻坡度测试结构的一种实施例俯视图；[0029]图2所示为本发明用于多层键合mems器件的跨层过刻坡度测试结构的一种实施例侧视图；[0030]图中：1、l型硅梁；2、电极；3、锚区；4、底层硅衬底；5、绝缘层；6、过刻结构；7、第一金属键合层；8、第二金属键合层；9、方形刻蚀区；101、第一l型硅梁单元；102、第二l型硅梁单元；103、第三l型硅梁单元；104、第四l型硅梁单元；201、第一电极；202、第二电极；203、第三电极；204、第四电极。具体实施方式[0031]下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。[0032]在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。[0033]在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。[0034]实施例1[0035]本实施例提供一种用于多层键合mems器件的跨层过刻坡度测试结构，包括键合连接的soi硅片和上层硅片；soi硅片包括从下至上依次设置的底层硅衬底4、绝缘层5和过刻结构6，过刻结构6材质为单晶硅；上层硅片包括等距顺次设置的第一l型硅梁单元101、第二l型硅梁单元102、第三l型硅梁单元103和第四l型硅梁单元104；四个l型硅梁单元围成方形刻蚀区9；各l型硅梁单元均包括l型硅梁1，l型硅梁1的拐点处设有锚区3，锚区3顶端设有电极2，电极2用于连接外置的电源或电压表。[0036]本实施例应用时，首先在第一电极201和第二电极202之间连接外置的第一电源，在第三电极203和第四电极204两端连接外置的第一测压装置，检测第三电极203和第四电极204两端电压v1；接着在第二电极202和第三电极203之间连接外置的第二电源，在第四电极204和第一电极201两端连接外置的第二测压装置，检测第四电极204和第一电极201两端电压v2。其中，第一电源和第二电源大小相同。[0037]本发明通过顺时针设置的四个l型硅梁单元围成方形刻蚀区，并通过电学手段进行测试，结构简洁，操作简单，通用性强。[0038]实施例2[0039]在实施例1的基础上，本实施例的各锚区3底端设有第一金属键合层7，过刻结构6顶部设有与各第一金属键合层7对应的第二金属键合层8；键合连接的soi硅片和上层硅片是通过第一金属键合层7和第二金属键合层8键合连接。[0040]此外，l型硅梁1为单晶硅制成，电极2为金属电极。[0041]应用中，首先在上层硅片中刻蚀出锚区3，接着采用金-金键合工艺将上层硅片与soi硅片键合在一起，然后减薄上层硅片的上表面，并采用drie工艺在上层硅片中刻蚀出四个l型硅梁1，同时在底部soi单晶硅结构层中形成过刻蚀结构6；最后在上层硅片上表面设置电极2。[0042]实施例3[0043]本实施例提供一种用于多层键合mems器件的跨层过刻坡度测试方法，包括以下步骤：[0044]在第一l型硅梁单元101和第二l型硅梁单元102之间外接直流电源i，测量第三l型硅梁单元103和第四l型硅梁单元104之间的电压v1；[0045]在第二l型硅梁单元102和第三l型硅梁单元103之间外接直流电源i，测量第四l型硅梁单元104和第一l型硅梁单元101之间的电压v2；[0046]根据v1、v2和i计算得到过刻蚀结构6的等效电阻率ρeff，并根据等效电阻率ρeff计算过刻蚀结构6的过刻坡度。[0047]本发明测试方法简单，易于操作，且计算步骤简单，能够快速获得过刻蚀结构6的过刻坡度。[0048]实施例4[0049]在实施例3的基础上，本实施例还提供了等效电阻率ρef的算法和过刻坡度的算法：[0050](一)等效电阻率ρef的算法[0051]根据v1、v2和i通过(1)计算得到过刻蚀结构6的等效电阻率ρeff；[0052][0053]其中，h为底部soi单晶硅结构层的厚度。[0054](二)过刻坡度的算法[0055]根据等效电阻率ρeff通过(2)式计算过刻蚀结构6的过刻坡度：[0056][0057]其中，ρref为底部soi单晶硅结构层的电阻率，l为刻蚀区的边长。[0058]综上实施例，本发明的测试结构的结构简单，易于操作，制备成本低；本发明测试方法的测试步骤简洁，易于操作，能快速获得计算结果，且通用性强。[0059]以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。