MEMS设备的制作方法

mems设备技术领域1.本公开涉及一种mems设备，具体地涉及一种利用电容控制/检测的移动传感器及其mems设备。背景技术：2.具体地，所考虑的mems设备包括两个叠加的结构层，其形成在结构层中的一个结构层的平面内可移动或平面外可移动的至少一个结构(所谓的“平面内”或“平面外”移动结构)；可移动结构例如可以是z检测传感器，并且具有在结构层中的一个结构层中形成的第一质量块或第一可移动电极，其围绕水平轴可倾斜并且被电容耦合至在另一结构层中形成的第二质量块或第二固定电极。3.具体地，在以下描述中，将参照mems移动传感器及其制造问题；然而，本公开大体上适用于其他类型的mems设备。4.例如，mems设备可以包括以下一个或多个结构，其为单个结构或彼此耦合(联合体)：加速度计、陀螺仪、地震检波器、测斜仪和谐振器。此外，mems设备可以是mems致动器。5.这种类型的微机械设备被广泛用于消费者、汽车和工业应用中。6.如所知的，在设计这种类型的设备期间，要考虑多个方面，其中最相关的是：7.1)减小设备大小，以便降低制造成本以及改善设备到便携式装置的集成，使得该设备在成本和体积二者上都具有很低的占用空间；8.2)灵敏度改善，即，在致动器的情况下，在检测信号的变化与所监测的物理量趋势(加速/旋转)之间的高比率，即，在所执行的移动与控制信号之间的高比率；9.3)在由于包装、焊接工艺或温度而产生的机械应力的情况下的性能稳定性；10.4)在跌落和撞击的情况下的机械强度。11.如今，这种类型的设备是使用不同类型的技术制造的。例如，申请人已经开发出一种技术，该技术包括在牺牲层上方生长厚的外延层(其是容纳检测或致动结构的结构层)，该牺牲层在制造结束时使用氢氟酸蒸气被去除。12.图1和图2示出了例如通用mems传感器1，该通用mems传感器1利用该工艺可获得，并且该工艺包括：在例如单晶硅的衬底2上形成介电层(其部分地形成绝缘层3)；在介电层上形成导电区域4(形成电极和互连)；在介电层和导电区域4上方生长牺牲层(其一部分在图1中可见，并且与介电层一起形成绝缘层3)；在期望将锚定元件形成到衬底2的地方蚀刻牺牲；执行多晶硅外延生长，形成锚5和结构层6；执行干硅蚀刻以在结构层中限定mems结构7；以及选择性地蚀刻牺牲层，以释放mems结构7的可移动元件。例如，图2示出了第一固定电极8a和第二固定电极8b(通常在图1中由8指示)以及交叉指型的可移动电极9的结构，其形成mems结构7，此处为电容检测结构。13.通常，该工艺还包括最终步骤，包括形成金属连接区域10以及通过接合层12(例如玻璃粉的)来接合盖11。14.具体地，盖11也可以通过处理后的硅晶片由半导体材料形成，以具有辅助结构。例如，在图1中，盖11在电极8a、8b和9处凹入并且具有指向mems结构7并且形成mems结构7的垂直移动停止器(所谓的z停止器)的突出部分14。15.盖11具有密封以及气密的功能，并且其目的是保护mems结构7不受外部环境(湿气、灰尘等)以及撞击的影响。其由半导体晶片形成允许使用后端处理技术，诸如测试、切割、封装，并且允许获得封装设备的随时间变化的均匀性能和耐久性。16.上文描述的工艺已经被允许以降低的成本制造具有高电气、机械和可靠性特性的惯性设备，尤其是移动传感器(诸如加速度计、陀螺仪)，这已经确定了其显着的商业成功，但是易于改善。17.例如，垂直停止器(突出部分14)的有效性和可操作性与接合层12的厚度(通常为5至7μm)相关，相对于接合层12的接合功能被优化，因此并不总是相对于期望垂直移动的限制。18.此外，该解决方案不允许两个检测结构被铆固在同一封装设备中。因此，当使用封装设备的装置使用不同类型或打算在不同轴上进行检测的多个设备时，各种设备被相邻布置在支撑件(例如板材)上或彼此堆叠，从而导致空间占用。19.此外，由于未与停止功能相关的实施考虑而导致限制mems结构7的垂直(平面外)移动的可能性受到接合层12的厚度的限制，因此并不总是相对于允许移动的期望值被优化。20.专利申请us 2013/0043548描述了一种制造工艺，包括：在衬底上延伸的第一绝缘层上方形成第一多晶硅微机械功能层，然后该第一多晶硅微机械功能层被图案化以形成大小随后可以被第二绝缘层填充的界定沟槽，并且形成支柱结构。然后，布置在支柱结构之间的第一微机械功能层的一部分被选择性地去除，以形成腔体；被选择性地去除以局部暴露接触区域的第三绝缘层是在第一微机械功能层的其余部分(包括接触区域)和支柱结构的其余部分上方形成的。然后，第二微机械功能层被形成，并且与第二绝缘层已经被去除的接触区域直接电接触。然后，第二微机械功能层被限定以形成通往下层的接入开口；最后，第三绝缘层、第二绝缘层、支柱结构和第一绝缘层被选择性地去除。21.然而，由于第一微机械功能层的高度受到支柱结构在腔体上方支撑第二微机械功能层的能力以及支柱结构本身(宽度减小(由于在其中制造的沟槽的宽度))的临界性的限制，因此该工艺也受到限制。事实上，如该文档中所强调的，其中支柱结构被形成的沟槽要非常薄，这可能会导致填充困难，由于形成有缺陷的支柱结构，则可能会导致在第一多晶硅的选择性去除工艺期间将多晶硅部分从它们应该存在的区域去除，以及在不期望的区域中的有缺陷的沟槽中沉积多晶硅。此外，支柱结构的薄度限制了其高度。技术实现要素：22.本公开的目的是提供一种mems设备，以至少部分地解决现有技术中存在的上述问题。23.本公开的一方面提供了一种mems设备，包括：衬底；第一结构层，具有第一厚度并且在所述衬底上延伸；第二结构层，具有第二厚度并且在所述第一结构层上延伸；多个第一沟槽，延伸通过所述第一结构层并且限定第一功能元件；多个第二沟槽，延伸通过所述第二结构层并且限定覆盖所述第一功能元件的第二功能元件；以及多个第三沟槽，延伸通过所述第一结构层和所述第二结构层，其中所述第一结构层和所述第二结构层形成支撑结构，所述支撑结构具有等于所述第一厚度和所述第二厚度的总和的第三厚度，所述支撑结构被锚定到所述衬底并且支撑所述第一功能元件和所述第二功能元件，以及其中第一间隙区在所述第一功能元件与所述第二功能元件之间延伸并且围绕所述支撑结构。24.根据一个或多个实施例，mems设备还包括：垂直停止结构，包括底部邻接区域和覆盖所述底部邻接区域的上部邻接区域，其中所述底部邻接区域在所述第一结构层中延伸，具有所述第一厚度并且至少部分地由属于所述多个第一沟槽的第一沟槽或者由属于所述多个第三沟槽的邻接沟槽的下部界定，以及其中所述上部邻接区域在所述第二结构层中延伸，具有所述第二厚度，并且通过邻接间隙区域与所述底部邻接区域隔开。25.根据一个或多个实施例，其中所述上部邻接区域由属于所述多个第二沟槽的第二沟槽或者由所述邻接沟槽的上部界定。26.根据一个或多个实施例，mems设备还包括：第一功能区域，具有所述第二厚度并且由所述第二沟槽或所述第三沟槽界定；第二功能区域，具有所述第三厚度并且由所述第三沟槽界定；以及第三功能区域，具有所述第一厚度并且由所述第一沟槽或者所述第三沟槽的下部界定。27.根据一个或多个实施例，其中所述第二功能元件的宽度大于所述第一功能元件的宽度。28.利用本公开的实施例可以有利地允许多个微机械结构被布置在单个管芯中，允许整体大小被减小，降低制造成本，改善设备集成。附图说明29.为了更好地理解本公开，其实施例现在是参照附图仅通过非限制性示例来描述的，其中：30.图1是已知的电容mems传感器的截面图；31.图2是图1的传感器的具有去除部分的透视图；32.图3是本mems设备的实施例的截面图；33.图4至图12是根据实施例的在用于制造图3的mems设备的连续步骤中的半导体晶片的截面图；34.图13a和图13b示出了图3的mems设备的一部分的不同实施例；以及35.图14至图16示出了根据本工艺的不同实施例的图10至12的步骤的变型。具体实施方式36.图3示出了包括衬底31的mems设备30；衬底31上方的绝缘层32；在绝缘层32上方并且部分在绝缘层32内的导电区域33；第一微机械结构35，此处是用于平面外移动的差分传感器(例如具有俯仰和滚动移动的z加速度计或陀螺仪)，第一微机械结构35具有一对上部电极36a、36b和一对底部电极37a、37b；z停止器结构38；第二微机械结构40，例如厚度减小的陀螺仪或加速度计；以及盖44，通过接合层46被附接至mems设备30的固定部分45。37.第一微机械结构35和第二微机械结构40、z停止器结构38和固定部分45由彼此外延生长的两个结构层(第一外延层41和第二外延层42)形成，如下文参照图4至图15详细描述的。38.图4示出了晶片50，其包括半导体材料的衬底31，诸如单晶硅；在衬底31上方延伸的例如氧化硅的第一介电层51；在第一介电层51上方延伸的例如淀积多晶硅的导电区域33；在导电区域33和第一介电层51上方延伸的例如热生长的、或沉积的氧化硅的第一牺牲层53；以及在第一牺牲层53上方的硅的第一外延层41。39.在导电区域33上方，第一牺牲层53具有通过掩模和蚀刻步骤形成并且容纳由第一外延层41形成的锚定部分56的第一锚定开口55。锚定部分56还形成微机械结构35、40的电接触和偏置结构以及mems设备30的任何其他区域和结构。40.第一外延层41具有与期望的微机电结构相关的厚度，该厚度可以在例如2至80μm之间的范围内。在外延生长之后，第一外延层41被平坦化并且例如通过cmp(化学机械抛光)达到期望的最终厚度。41.在图5中，第一外延层41被蚀刻以限定期望结构和其他预期区域的下部。为此，晶片50被未示出的抗蚀剂掩模(第一沟槽掩模)覆盖，并且经受干法蚀刻，从而形成延伸穿过第一外延层41的第一沟槽58。第一沟槽58是具有最小宽度(例如2μm)的薄型。蚀刻自动在第一牺牲层53上停止，并且在此处使得限定底部电极37a、37b以及第二微机械结构40以及其他结构的电极。具体地，在该步骤中，用于界定第一z停止器结构38的沟槽(用58′指示)以及其限定可能无法(至少完全地)通过第二外延层42执行的任何其他区域被形成。42.然后，图6，例如teos(原硅酸四乙酯)的第二牺牲层60被沉积，其厚度被包括在例如1至2μm之间。例如针对第一沟槽58深度的三分之一(例如5至10μm)，第二牺牲层60部分地填充第一沟槽58，尽管这种填充以及填充程度和深度并不重要。然后，第二牺牲层60被平坦化。43.在图7中，第二牺牲层60被减薄，其中需要具有第二外延层42向下突出的部分或与第一外延层41的距离减小的部分，如下文描述的。为此，掩模蚀刻(例如时间蚀刻)是通过使用未示出的掩模层(凸块掩模)以已知方式执行的，以形成凹槽61。此处，凹槽61例如在底部电极37a、37b上方延伸，其中期望在底部电极37a、37b与上部电极36a、36b之间的距离被减小(图3)，以界定限制平面外位移(凸块)的接触区域并且增加在z检测区域中的平面外电容。类似地并且以未示出的方式，凹槽61可以被形成在设备的期望的其他区域中，如下文详细讨论的。44.在图8中，使用未示出的掩模层(第二锚定掩模)，第二牺牲层60是针对其整个厚度被进一步蚀刻并且选择性地去除的，从而形成锚定开口62。第二牺牲层60的蚀刻导致形成硬掩模区域60′并且自动终止于第一外延层41上。45.通常，第二锚定开口62是在第一外延层41与第二外延层42之间需要连接区域的地方形成的。具体地，此处，第二锚定开口62在第二外延层42被锚定到第一外延层41的地方被形成，此处第一外延层41和第二外延层42中的宽沟槽以及对准结构被需要。此外，硬掩模区域60′的目的是允许限定仅在第一外延层41中形成并且由宽沟槽界定的结构，如下文讨论的。46.具体地，由于凹槽61，硬掩模区域60′具有两种不同的厚度：等于第二牺牲层60的厚度的较大厚度以及在凹槽61处的较小厚度。47.随后，图9，第二外延层42被生长，在此处该第二外延层42的厚度再次取决于期望的微机电结构，并且第二外延层42的厚度可以再次被包括在2至80μm之间。通常，第二外延层42可以比第一外延层41更薄，尽管可能发生相反的情况，并且本公开不被限于外延层41、42的厚度之间的任何特定比率。48.在外延生长之后，第二外延层42被平坦化并且例如通过cmp(化学机械抛光)达到期望的最终厚度。通过这种方式，由第一外延层41和第二外延层42形成的结构层(也称为整体外延层64)达到最终厚度，通常被包括在20至80μm之间。49.在图10中，通过沉积和图案化例如铝或金的金属层，来将电连接区域65(附图中为一个)在整体外延层64的上表面上形成，以限定接触焊盘。50.在图11中，晶片50被蚀刻。为此，晶片50被抗蚀剂掩模(第二沟槽掩模66)覆盖并且被干法蚀刻。在该步骤中，针对整体外延层64的整个厚度，未由第二沟槽掩模66覆盖以及未由硬掩模区域60′覆盖的外延层41和42的部分被去除；在这些区域中，蚀刻在第一牺牲层53上被停止。相反，未由第二沟槽掩模66覆盖但由硬掩模区域60′覆盖的区域仅针对第二外延层42的厚度被去除。51.具体地，在该步骤中，第二沟槽67，其在上部电极36a、36b之间延伸并且限定上部电极36a、36b并且深度等于第二外延层42的厚度；第三沟槽68，其针对整体外延层64的整个厚度延伸并且界定高层结构(此处为例如支撑电连接区域65以及固定部分45的载体支柱区域70)；以及腔体69，其延伸通过第二外延层42并且在底部由硬掩模区域60′界定，以形成高度等于第一外延层41的厚度的结构(此处例如在第二微机械结构40的下部区域71)。52.在一些区域中，第二沟槽67和第三沟槽68以及腔体69可以比第一沟槽58宽。53.随后，图12，第二沟槽掩模66被去除；然后硬掩模区域60′、第二牺牲层60在第一沟槽58内的部分、第一牺牲层53的暴露部分被去除，从而释放微机械结构35、40和z停止器结构38，并且形成在上部电极36a、36b与下部电极37a、37b之间的第一间隙区77和在下部电极37a、37b下方的第二间隙区78，以及其他悬浮结构(还包括第二微机械结构40的电极)。54.因此，介电层51和第一牺牲层53的其余部分形成绝缘层32。55.最后，盖晶片通过接合层46被接合至晶片50，并且整体晶片被切割以形成图3的mems设备30。备选地，晶片50被切割，并且在由此获得的管芯上，盖44以已知方式被接合，从而获得图3的结构。56.通过这种方式并且再次参照图3，第一微机械结构35具有：第一厚度的厚度的底部电极37a、37b，第一厚度等于第一外延层41；第二厚度的厚度的上部电极36a、36b，此处第二厚度小于第一厚度并且在第一近似上等于第二外延层42；以及第三厚度的固定的中央或锚定部分72，第三厚度在第一近似上等于第一外延层41和第二外延层42的总和(忽视相对于第一外延层41和第二外延层42的厚度可忽略的硬掩模区域60′的厚度，并且忽视第二外延层42的厚度不均匀性)。此外，上部电极36a、36b具有较薄的部分73(其中硬掩模区域60′具有更大的厚度，等于第二牺牲层60的厚度)和较厚的部分74，其中硬掩模区域60′较薄。57.此外，固定部分45(此处形成围绕微机械结构35、40的周壁，因此在下文中被称为壁45)以及载体支柱区域70的厚度等于第一外延层41和第二外延层42的总和。58.在图3的mems设备30中，壁45还形成突出臂75，该突出臂75在mems设备30内水平地延伸，并且以一定距离覆盖锚定到衬底31的邻接支柱76。59.突出臂75和邻接支柱76形成第一z停止器结构38，并且突出臂75和邻接支柱76分别由通过空间彼此隔开的第二外延层42和第一外延层41形成，该空间等于第二牺牲层60的厚度(图7)，在该区域中具有完整的厚度，例如1.6μm。备选地，如果腔体61也在该区域中被形成，则在突出臂75与邻接支柱76之间的距离可以等于在上部电极36与底部电极37之间的距离，并且等于硬掩模区域60′的厚度。60.此外，尽管在图3至图12中，邻接支柱76被沟槽(第一沟槽58的一部分和第三沟槽68的一部分)完全围绕，但这不是必须的，并且邻接支柱76可以由仅被例如第一沟槽58部分围绕的底部邻接区域76′代替，如图13a所示。61.根据另一备选方案，如图13b所示，邻接支柱76可以由被第一微机械结构35支撑的未锚定部分76″形成。62.突出臂75形成通过悬梁可获得的上部邻接区域，但是它可以由任何形状的邻接壁形成。63.通过这种方式，被限制到衬底31的微机械结构35、40的z移动程度可以被设置为小于2μm，并且可以通过掩模区域60′的厚度来精确控制(精度为10％)，允许在mems设备30垂直撞击或跌落的情况下改善性能。64.此外，在彼此重叠生长的两个外延层41、42中形成电极(上部电极36a、36b和下部电极37a、37b)的可能性提供了改善的性能。事实上，当mems设备30完成时，外延层41、42彼此是单片的并且具有相同的机械和电气特性。因此，它们以相同的方式作用于外部应力(例如在衬底31发生弯曲的情况下)，因为在这种情况下，它们将以相同的方式变形，并且相对于随时间而退化。以中央锚定形成上部电极36a、36b和下部电极37a、37b使得它们对来自衬底变形的应力不灵敏，该应力是由例如在制造步骤中的焊接期间或操作期间在衬底上引起的热处理或机械应变导致的。65.图14至图16示出了根据备选工艺的制造步骤。66.详细地，图14示出了在图9的步骤之后的晶片50，并且因此已经包括第一外延层41和第二外延层42，在彼此之间嵌入硬掩模区域(此处称为第一硬掩模区域60′)；还存在部分地填充有第二牺牲层60的部分的第一沟槽58。67.在图14中，电连接区域65(该附图中为一个)在第二外延层42上形成，并且晶片50被蚀刻以限定上部电极36a、36b。为此，晶片50由不同的第二沟槽掩模覆盖，在本文中由81指示，并且镜片50被干法蚀刻以仅去除第二外延层42的暴露部分。此处刻蚀完全在第一硬掩模区域60′上停止，并导致形成在上部电极36a、36b之间延伸的第二沟槽67。68.然后，图15，第二沟槽掩模81被去除，电连接区域65(在该附图中为一个)在整体外延层64的上表面上形成，并且第二硬掩模区域82在晶片50的表面上形成以保护第二沟槽67。例如，第二硬掩模区域82通过沉积并且限定诸如teos等又一牺牲层(此处可以填充第二沟槽67的一部分)来形成。通过这种方式，随后更难去除的抗蚀剂被防止进入第二沟槽67。69.随后，例如抗蚀剂的第三沟槽掩模85被形成，并且覆盖晶片50的表面，该晶片50的表面包括第二硬掩模区域82和电连接区域65，并且在期望形成延伸通过整个整体外延层64的第三沟槽68的地方或者期望在由第一硬掩模区域60′保护的下部结构上方形成仅延伸通过第二外延层42的腔体69的地方暴露整体外延层64的表面。70.然后，图16，第二外延层42和第一外延层41被选择性地去除，从而形成第三沟槽68和腔体69。71.然后，第三沟槽掩模85、第二硬掩模区域82(包括第二沟槽67内的部分)、第一硬掩模区域60′(包括第一沟槽58内的部分)以及第一牺牲层53的暴露部分被去除，从而释放微机械结构35、40并且形成第一间隙区77和第二间隙区78。72.然后，接着是已经参照图12描述并导致图3的mems设备30的最终步骤。73.利用图14至图16的解决方案，高尺寸精度可以被获得，因为第二沟槽掩模81(旨在限定第二较窄沟槽67)和第三沟槽掩模85(旨在限定第三较宽沟槽68和腔体69)中的开口的大小可以参照沟槽和要被去除的区域的特定宽度被更好地控制。74.本文描述的mems设备和制造工艺具有许多优点。75.具体地，它们允许各种类型的多个微机械结构被布置在单个管芯中，允许整体大小被减小，降低制造成本，改善便携式设备的集成，其中设备占用空间在空间和成本方面都很重要。76.各个区域的大小以及特别是厚度可以基于期望的结构并且以高尺寸控制被非常自由地选择。例如，在下部外延层中具有高质量的结构(诸如陀螺仪)以及上部外延层中的较薄结构(诸如加速度计)可以被形成；或者整体外延层64的整个厚度可以被用于形成具有非常高的厚度的单个结构。通常，由于可获得的高厚度，与灵敏区域的质量相关的高灵敏度可以被获得。77.此外，如所解释的，可以形成具有至少三个不同的基础高度的结构，其可以如上文针对上部电极36a、36b解释的那样被调制。78.该工艺特别可靠，这是因为它基于众所周知的单个工艺步骤，并且没有关键的中间步骤或结构。因此，mems设备具有高可靠性。79.可以堆叠彼此单片的两个或多个不同结构，从而关于制造缺陷和扩散、干扰和外部作用、应力和随时间变化具有很高的行为均匀性和稳定性。80.该工艺允许形成相对于已知解决方案对外部影响较不灵敏的优化的停止结构，诸如例如z停止器结构38，其中两个邻接部分被锚定到衬底，并因此承受相等的应力和变形，因此使mems设备更耐用且更可靠。81.最后，显而易见的是，修改和变型可以对本文描述和图示的制造工艺和mems设备进行，而不会因此偏离本公开的保护范围，如在所附权利要求中限定的。82.例如，如果需要的话，第三水平可以被形成，从而生长第三外延层，并且因此增加可用的高度水平和/或可集成结构的数目。83.此外，尽管所示的结构是电容传感器，但是该工艺也可以被用于形成驱动结构，还利用了不同的物理原理，例如基于静电致动的系统。84.如上文讨论的，z停止结构38可以是第一外延层41中的底部邻接区域76和第二外延层42中的不同形状的上部邻接区域75。85.在一些实施例中，一种用于制造mems设备(30)的工艺可以被概述为包括：在衬底(31)上形成半导体材料的第一结构层(41)，第一结构层具有第一厚度；形成延伸通过第一结构层(41)并且定义第一功能元件(37a、37b)的多个第一沟槽(58)；在第一结构层上形成掩模区域(60')，掩模区域通过第一开口(62)被彼此隔开；在第一结构层(41)和掩模区域(60')上形成半导体材料的第二结构层(42)，第二结构层具有第二厚度，第二结构在第一开口(62)处与第一结构层(41)直接接触并且与第一结构层一起形成半导体材料的具有第三厚度的厚结构区域(64)，第三厚度等于第一厚度和第二厚度的总和；在掩模区域(60')上方形成延伸通过第二结构层(42)的多个第二沟槽(67)；以及通过去除厚结构区域(64)的选择性部分来形成延伸通过第一结构层和第二结构层(41、42)的多个第三沟槽(68)。86.在一些实施例中，第二沟槽(67)界定具有第二厚度的第一功能区域(36a、36b)；第三沟槽(68)界定具有第三厚度的第二功能区域(45、70)；该工艺还包括去除第二结构层(42)的选择性部分以在形成第三沟槽(68)时在掩模区域(60')上方形成腔体(69)，从而形成具有第一厚度的第三区域(71)。87.在一些实施例中，形成第二沟槽(67)并且形成第三沟槽(68)包括使用单个蚀刻掩模(66)。88.在一些实施例中，形成第二沟槽(67)并且形成第三沟槽(68)包括使用两个不同的蚀刻掩模(81、85)。89.在一些实施例中，第三沟槽(68)具有大于第二沟槽(67)的宽度。90.在一些实施例中，形成掩模区域(60')包括形成掩模牺牲层(60)并且图案化掩模牺牲层。91.在一些实施例中，还包括去除掩模区域(60')并且在第一结构层与第二结构层(41、42)之间形成第一间隙区(77)。92.在一些实施例中，该方法包括：在形成第一结构层(41)之前，在衬底(31)上方形成牺牲锚定层(53)，牺牲锚定层具有锚定开口(55)，并且去除掩模区域(60')包括去除牺牲锚定层(53)以及在第一结构层(41)与衬底(31)之间形成第二间隙区(78)。93.在一些实施例中，该方法包括形成垂直停止结构(38)，包括在第一结构层(41)中形成底部邻接区域(76)并且在第二结构层(42)中形成上部邻接区域(75)，底部邻接区域(76)具有第一厚度并且至少部分地由属于多个第一沟槽的第一沟槽(58)和/或由属于多个第三沟槽(68)的邻接沟槽(68)的下部界定，并且的上部邻接区域(75)叠加到底部邻接区域(76)，并且上部邻接区域(75)通过多个第一间隙区中的第一间隙区(77)与底部邻接区域隔开。94.在一些实施例中，上部邻接区域(75)由属于多个第二沟槽的第二沟槽(68)和/或由邻接沟槽(68)的上部界定。95.在一些实施例中，形成多个第一沟槽(58)包括限定第一功能元件(37a、37b)，并且形成多个第二沟槽(67)包括限定第二功能元件(36a、36b)。96.在一些实施例中，mems设备(30)可以被概述为包括：衬底(31)；第一结构层(41)，具有第一厚度并且在衬底上延伸；第二结构层(42)，具有第二厚度并且在第一结构层上延伸；多个第一沟槽(58)，延伸通过第一结构层(41)并且限定第一功能元件(37a、37b)；多个第二沟槽(67)，延伸通过第二结构层(42)并且限定叠加到第一功能元件的第二功能元件(36a、36b)；以及多个第三沟槽(68)，延伸通过第一结构层和第二结构层(41、42)，其中第一结构层和第二结构层形成支撑结构(72)，具有等于第一厚度和第二厚度的总和的第三厚度，支撑结构被锚定到衬底(31)并且支撑第一功能元件和第二功能元件(37a、37b、36a、36b)，以及其中第一间隙区(77)在第一功能元件与第二功能元件之间延伸并且围绕支撑结构(72)。97.在一些实施例中，mems设备还包括：垂直停止结构(38)，包括彼此叠加的底部邻接区域(76)和上部邻接区域(75)，底部邻接区域(76)在第一结构层(41)中延伸，具有第一厚度并且至少部分地由属于多个第一沟槽的第一沟槽(58)和/或由属于多个第三沟槽的邻接沟槽(68)的下部界定，并且上部邻接区域(75)在第二结构层(42)中延伸，具有第二厚度，并且通过邻接间隙区(77)与底部邻接区域(75)隔开。98.在一些实施例中，上部邻接区域(75)由属于多个第二沟槽的第二沟槽(68)和/或由邻接沟槽(68)的上部界定。99.在一些实施例中，mems设备还包括：第一功能区域(75)，具有第二厚度并且由第二沟槽或第三沟槽(67、68)界定；的第二功能区域(70)，具有第三厚度并且由第三沟槽(68)界定；以及第三功能区域(71)，具有第一厚度并且由第一沟槽(58)和/或第三沟槽(68)的下部界定。100.在各种实施例中，本公开提供了克服现有技术的缺点的解决方案。101.根据本公开，一种用于制造mems设备的工艺和mems设备被提供。102.在至少一个实施例中，一种用于制造mems设备的工艺被提供，包括：在衬底上形成半导体材料的第一结构层，第一结构层具有第一厚度；形成延伸通过第一结构层并且定义第一功能元件的多个第一沟槽；在第一结构层上形成掩模区域，掩模区域通过第一开口被彼此隔开；在第一结构层和掩模区域上形成半导体材料的第二结构层，第二结构层具有第二厚度，第二结构层在第一开口处与第一结构层直接接触并且与第一结构层一起形成的半导体材料的具有第三厚度的厚结构区域，第三厚度等于第一厚度和第二厚度的总和；在掩模区域上方形成延伸通过第二结构层的多个第二沟槽；以及通过去除厚结构区域的选择性部分，来形成延伸通过第一结构层和第二结构层的多个第三沟槽。103.在至少一个实施例中，一种包括衬底的mems设备被提供。第一结构层具有第一厚度并且在衬底上延伸。第二结构层具有第二厚度并且在第一结构层上延伸。多个第一沟槽延伸通过第一结构层、并且限定第一功能元件。多个第二沟槽延伸通过第二结构层、并且限定覆盖第一功能元件的第二功能元件。多个第三沟槽延伸通过第一结构层和第二结构层。第一结构层和第二结构层形成支撑结构，该支撑结构具有等于第一厚度和第二厚度的总和的第三厚度，支撑结构被锚定到衬底并且支撑第一功能元件和第二功能元件。第一间隙区在第一功能元件与第二功能元件之间延伸并且围绕支撑结构。104.在至少一个实施例中，一种方法被提供，包括：形成延伸通过第一半导体层并且限定第一功能元件的多个第一沟槽，第一半导体层具有第一厚度；在第一半导体层上形成掩模区域，掩模区域通过开口被彼此隔开；在第一半导体层和掩模区域上形成第二半导体层，第二半导体层在开口处直接接触第一半导体层；形成延伸通过第二半导体层并且至少部分地暴露掩模区域的部分的多个第二沟槽；通过选择性地去除第二半导体层的部分来形成腔体和多个第三沟槽，该腔体覆盖至少一个掩模区域，多个第三沟槽从腔体延伸通过第二半导体层。105.本公开的一方面提供了一种用于制造mems设备的工艺，包括：在衬底上形成半导体材料的第一结构层，所述第一结构层具有第一厚度；形成延伸通过所述第一结构层并且限定第一功能元件的多个第一沟槽；在所述第一结构层上形成掩模区域，所述掩模区域通过第一开口被彼此隔开；在所述第一结构层和所述掩模区域上形成半导体材料的第二结构层，所述第二结构层具有第二厚度，所述第二结构层在所述第一开口处与所述第一结构层直接接触，并且所述第二结构层与所述第一结构层一起形成所述半导体材料的具有第三厚度的厚结构区域，所述第三厚度等于所述第一厚度和所述第二厚度的总和；在所述掩模区域上方形成延伸通过所述第二结构层的多个第二沟槽；以及通过去除所述厚结构区域的选择性部分，来形成延伸通过所述第一结构层和所述第二结构层的多个第三沟槽。106.根据一个或多个实施例，其中所述第二沟槽界定具有所述第二厚度的第一功能区域，并且所述第三沟槽界定具有所述第三厚度的第二功能区域，所述工艺还包括：去除所述第二结构层的选择性部分，以在形成第三沟槽时在所述掩模区域上方形成腔体，从而形成具有所述第一厚度的第三区域。107.根据一个或多个实施例，其中形成所述第二沟槽以及形成所述第三沟槽包括使用单个蚀刻掩模来形成所述第二沟槽和所述第三沟槽。108.根据一个或多个实施例，其中形成所述第二沟槽以及形成所述第三沟槽包括使用两个不同的蚀刻掩模来形成所述第二沟槽和所述第三沟槽。109.根据一个或多个实施例，其中所述第三沟槽具有大于所述第二沟槽的宽度。110.根据一个或多个实施例，其中形成掩模区域包括形成掩模牺牲层以及图案化所述掩模牺牲层。111.根据一个或多个实施例，工艺还包括去除所述掩模区域，并且在所述第一结构层与所述第二结构层之间形成第一间隙区。112.根据一个或多个实施例，工艺包括：在形成所述第一结构层之前，在所述衬底上方形成牺牲锚定层，所述牺牲锚定层具有锚定开口；以及去除所述掩模区域，去除所述掩模区域包括去除所述牺牲锚定层以及在所述第一结构层与所述衬底之间形成第二间隙区。113.根据一个或多个实施例，包括：形成垂直停止结构，包括在所述第一结构层中形成底部邻接区域以及在所述第二结构层中形成上部邻接区域，所述底部邻接区域具有所述第一厚度并且至少部分地由属于所述多个第一沟槽的第一沟槽或者由属于所述多个第三沟槽的邻接沟槽的下部界定，并且所述上部邻接区域覆盖所述底部邻接区域并且通过所述多个第一间隙区中的第一间隙区与所述底部邻接区域隔开。114.根据一个或多个实施例，其中所述上部邻接区域由属于所述多个第二沟槽的第二沟槽或者由所述邻接沟槽的上部界定。115.根据一个或多个实施例，其中形成多个第一沟槽包括限定第一功能元件，并且形成多个第二沟槽包括限定第二功能元件。116.本公开的另一方面提供了一种方法，包括：形成延伸通过第一半导体层并且限定第一功能元件的多个第一沟槽，所述第一半导体层具有第一厚度；在所述第一半导体层上形成掩模区域，所述掩模区域通过开口被彼此隔开；在所述第一半导体层和所述掩模区域上形成第二半导体层，所述第二半导体层在所述开口处直接接触所述第一半导体层；形成延伸通过所述第二半导体层并且至少部分地暴露所述掩模区域的部分的多个第二沟槽；通过选择性地去除所述第二半导体层的部分来形成腔体和多个第三沟槽，所述腔体覆盖所述掩模区域中的至少一个掩模区域，所述多个第三沟槽从所述腔体延伸通过所述第二半导体层。117.根据一个或多个实施例，其中形成所述第二沟槽以及形成所述第三沟槽包括使用单个蚀刻掩模来形成所述第二沟槽和所述第三沟槽。118.根据一个或多个实施例，其中形成所述第二沟槽以及形成所述第三沟槽包括使用两个不同的蚀刻掩模来形成所述第二沟槽和所述第三沟槽。119.根据一个或多个实施例，方法还包括：通过去除所述掩模区域，在所述第一半导体层与所述第二半导体层之间形成间隙。120.上述各种实施例可以被组合以提供其他实施例。鉴于上面详述的描述，这些和其他改变可以对实施例进行。通常，在以下权利要求中，所使用的术语不应被解释为将权利要求限于本说明书和权利要求中所公开的具体实施例，而是应被解释为包括所有可能的实施例以及这种权利要求被赋予的等效物的全部范围。因此，权利要求不受本公开的限制。