量子点装置的制作方法

1.本发明涉及一种用于量子计算的硅基量子装置。背景技术：2.量子计算机的实现需要大量的量子位。在近期中等规模的量子计算或nisq时代，量子计算过程可以使用50-100个量子位。3.量子位或量子比特是平行于经典计算中使用的经典“比特”的量子。量子位包含信息，并且量子计算涉及量子位的操纵和处理。为了执行复杂的计算过程，使用了大量的量子位。4.量子位可以基于量子点，量子点是一种量子限制结构，其中诸如电子或空穴的电荷载流子可以被静电限制在三维中。电子(或空穴)的状态提供信息。存在在三维中提供限制的许多方式。例如，可以使用几何结构和门控的组合，如对于硅纳米线(sinw)量子点的情况。可以向垂直位于绝缘sinw顶部上的导电材料的窄条(“栅极”)施加电压以在sinw的角部中诱发量子点。sinw的角部提供二维限制，栅极提供第三维限制。5.可以沿着sinw定位多个量子点以产生量子点的一维阵列。然而，这种结构是非常限制性的。6.希望创建一种可扩展的架构以用于量子计算。技术实现要素：7.本发明的一方面提供了一种用于限制电荷载流子的硅基量子装置。该装置包括具有第一平面区域的衬底和形成该衬底的一部分的硅层。硅层包括具有边缘和第二平面区域的台阶，其中第二平面区域大体上平行于第一平面区域并从第一平面区域偏移。第一电绝缘层设置在硅层上、覆盖台阶。第一金属层设置在第一电绝缘层上、覆盖台阶并且被布置为电连接，使得可以诱发第一限制区域，可以将电荷载流子或多个电荷载流子限制在边缘处的第一限制区域中。提供覆盖硅层的第二平面区域的第二金属层。第二金属层与第一金属层电隔离；并且第二金属层被布置为电连接，使得可以诱发第二限制区域，可以将电荷载流子或多个电荷载流子限制在第二限制区域，第二限制区域仅在硅层的在第二金属层下方的第二平面区域中，并且第一限制区域可耦合到第二限制区域。第一限制区域在垂直于边缘的方向上从第二限制区域移位。8.使用如上所述的硅基量子装置，可以通过向第一金属层施加偏压电位而在边缘处诱发第一限制区域。可选地，该第一限制区域可以是量子点，并且该限制的电荷载流子或多个电荷载流子可以以量子位的形式表示量子信息，或者可以以介体的形式提供量子信息的交换。偏压电位通常为固定电压，且可用以改变装置内的电荷载流子占位。电荷载流子可以是电子或空穴。通常使用台阶的角部和第一金属层的宽度来限制电荷载流子，并且量子点的充电能量(即从该点添加或去除单个电荷载流子所需要的能量)可以通过调整该宽度来调谐。较宽的第一金属层通常具有较低的充电能量。沿着台阶的边缘测量宽度。覆盖台阶的第一金属层的定位是有利的，因为台阶的角部可提供有效的空间二维限制。诱发的量子点可以限制限定数量的电荷载流子。可选地，第一金属层沿着边缘横向延伸，使得在边缘处可以诱发细长量子点。细长量子点可以更适合于量子位相互作用的介体，并且因此可以有益地放置在装置架构内。9.当向第二金属层施加偏压电位时，第二限制区域可以被支撑在硅层的在第二金属层下方的第二平面区域中。电荷载流子或多个电荷载流子可以仅被限制在硅层的第二平面区域中。第二限制区域可以耦合到第一限制区域。有利地，此架构提供良好的电荷稳定性，并且涉及限制区域的量子计算过程通常对电荷误差更具弹性。此外，第二限制区域可以促进第一限制区域的初始化，并且允许维持第一限制区域的群体。10.第一限制区域在垂直于边缘的方向上从第二限制区域移位。第一限制区域可以与第二限制区域横向间隔多达100纳米。位移大体上垂直于边缘。然而，应当理解，在不损失功能性的情况下，在位移中可能存在一些角度变化。通常，通过在垂直于边缘的方向上在第二金属层和第一金属层之间提供位移，实现第二限制区域相对于第一限制区域的位移。第一金属层和第二金属层被布置为电连接以分别诱发第一限制区域和第二限制区域，因此，第一限制区域和第二限制区域之间的位移的大体上垂直的性质也适用于第一金属层和第二金属层之间的位移。11.硅层包括平面区域，并且第二限制区域设置在硅层的平面区域中。第一限制区域优选接近耦合到第二限制区域。这提供了第一限制区域和第二限制区域之间的直接耦合。所述第二金属层被设置为覆盖所述硅层的所述第二平面区域。所述第二平面区域为所述硅层的大体上平坦部分，且所述第二金属层可设置为仅覆盖所述硅层的所述大体上平坦部分。硅层的大体上平坦部分由于硅衬底的自然粗糙度而可能具有较小的偏差。在该装置中，大体上平坦部分通常是硅层的未蚀刻部分。硅层的大体上平坦部分与具有边缘的台阶部分不同。第二限制区域可以例如在二维平面沟道中，诸如平面量子点结构、反型沟道、注入区域或金属氧化物半导体场效应晶体管(mosfet)。12.第二金属层可以设置在第一电绝缘层上。在一个示例中，第一金属层和第二金属层在空间上间隔，以提供电隔离。这种布置有利地减少了所需制造的台阶的数量，因为第一金属层和第二金属层可以同时沉积。在另一示例中，第二金属层可被布置成与硅层欧姆接触，使得在硅层中诱发欧姆区域。该欧姆区域提供可耦合到第一限制区域的第二限制区域。13.在另一示例中，可使用阻挡层来实现第一金属层与第二金属层之间的电隔离。设置在所述第一金属层上的第二电绝缘层可选地形成电阻挡层，所述第二金属层可布置在所述电阻挡层上。有利地，第二金属层不需要使用该装置结构精确地对准。第二金属层可以可选地覆盖在第一金属层上，并且还可以延伸到覆盖在台阶上而不影响装置的电性能。优选地，第二金属层与硅层电连通以仅在硅层的平坦平稳区域中支撑电荷载流子存储部。通过对第二金属层施加偏压而产生的电场优选地仅在硅层的平稳区域中提供掺杂。14.第一限制区域和第二限制区域是可耦合的。可选地，第一限制区域和第二限制区域可以以可调谐的耦合强度耦合。所述装置可进一步包含定位于所述第一金属层与所述第二金属层之间的第一调谐金属层。优选地，第一调谐金属层与第一金属层和第二金属层电绝缘。这可通过在第一金属层和第二金属层与第一调谐金属层之间设置介电层来实现。可选地，第一调谐金属层可操作以调谐第一限制区域与第二限制区域之间的耦合强度。可通过向第一调谐金属层施加偏压电位来调谐耦合强度。第一调谐金属层可有利地提供第一金属层与第二金属层之间的选择性耦合和去耦合。第一调谐金属层可提供介体耦合作为接近耦合的替代方案。15.第一调谐金属层通常定位于第一金属层与第二金属层之间。第一调谐金属层优选地直接接触覆盖第一金属层和第二金属层的边缘的介电层，并且可选地覆盖第一金属层和第二金属层之一或两者。第一调谐金属层优选地被布置成使得第一调谐金属层与第一金属层之间的隧道耦合(tunnel coupling)以及第一调谐金属层与第二金属层之间的隧道耦合可经调整以使得第一调谐金属层提供第一金属层与第二金属层之间的可调谐耦合。第一调谐金属层可通过使用阻挡电极来提供电荷限制区域之间的电极介体耦合。16.该硅基量子装置可选地包括多个第一金属层。例如，可以将第一个第一金属层布置为电连接以诱发第一个第一限制区域；并且可以将第二个第一金属层布置为电连接以诱发第二个第一限制区域。典型地，该第一个第一金属层与该第二个第一金属层是彼此电间隔的。通常，通过沿着边缘的位移来实现电隔离。可选地，第一个第一限制区域和第二个第二限制区域能够以可调耦合强度来耦合。第一个第一限制区域和第二个第一限制区域中的每一个可以是用于量子位的量子点。耦合强度的调整可有利地允许相邻第一限制区域耦合或去耦合。耦合的量子点可以使能在相邻的第一限制区域中的相邻量子位之间的双量子位相互作用。17.可在第一个第一金属层与第二个第一金属层之间提供第二调谐金属层。优选地，第二调谐金属层与第一个第一金属层和第二个第一金属层电隔离。这可通过在第一个第一金属层和第二个第一金属层与第二调谐金属层之间设置介电层来实现。第二调谐金属层优选地被布置为使得第二调谐金属层分别与第一个第一金属层和第二个第一金属层之间的隧道耦合可被调整，使得第二调谐金属层提供第一个第一金属层和第二个第一金属层之间的可调谐耦合。这可通过延伸第二调谐金属层使得其与覆盖第一个第一金属层和第二个第一金属层的介电层的边缘直接接触来实现。或者，所述第二调谐金属层可经定位而覆盖所述第一个第一金属层和第二个第一金属层中的一者或两者。18.可选地，第二调谐金属层可操作以调谐第一个第一限制区域与第二个第一限制区域之间的耦合强度。相邻第一限制区域的选择性耦合和去耦合有利地为可以使用量子装置实施的量子计算过程提供灵活性。19.可选地，相邻的金属层之间设置有多个第一调谐金属层和/或第二调谐金属层。相应的相邻限制区域之间的耦合强度可以相应地调整。20.该硅基量子装置可以由硅衬底形成，或更优选地由绝缘体上硅(soi)衬底形成。soi衬底是层状硅-绝缘体-硅结构，其中绝缘体通常为二氧化硅或氧化铝。硅层中的台阶优选地通过选择性地蚀刻衬底来形成。因此，硅层形成衬底的一部分。虽然硅晶圆通常较便宜，但使用soi衬底的好处是蚀刻部分的深度通常更可靠。例如，蚀刻工艺可比二氧化硅更容易地蚀刻硅。优选地，蚀刻深度是soi衬底中最上面的硅层的全深度。该装置可以进一步包括在包括量子限制区域的硅层下方的第三电绝缘层。第三电绝缘层优选为soi衬底的绝缘层，且因此装置通常还包括在第三电绝缘层下方的附加硅层。21.典型地，soi衬底的电绝缘材料是二氧化硅或氧化铝，并且因此第三电绝缘层优选地由二氧化硅或氧化铝形成。设置在的硅层上、覆盖所述台阶的第一电绝缘层可由任何合适的介电材料形成，诸如二氧化硅、氧化铝或氧化铪等。类似地，可选地设置在第一金属层上的第二电绝缘层可由任何合适的介电材料形成，诸如以上列出的那些。第一电绝缘层和第二电绝缘层可以由相同的材料或不同的材料形成。22.第一金属层和第二金属层优选地包括导电材料。通常，导电材料可以是多晶硅或诸如金或钛或钨的金属。然而，可以使用任何导电材料，或者导电材料的任何组合。例如，第一金属层的接触第一电绝缘层的第一部分可以由多晶硅形成，并且第一金属层的接触第一部分的第二部分可以由金属形成。23.通常，第一金属层和第二金属层分别与第一导电过孔和第二导电过孔电接触。第一导电过孔和第二导电过孔可由任何导电材料形成。通常，第一导电过孔和第二导电过孔可包括金属，或者可包括多晶硅。过孔是垂直互连通道并且通常从衬底垂直地延伸。适合于限制电荷载流子的硅基量子装置典型地要求将偏压施加到该装置内的小区域。虽然电路径可以平行于衬底延伸，但是这些结构不可扩展并且不允许量子点和其他量子限制区域的密集二维布置。过孔提供垂直电连接，其有利地允许密集二维架构的实现。24.本发明的实施例提供了用于创建可扩展的密集二维架构的合适的构建块。硅层中的台阶可至少包括第一边缘和第二边缘，该第一边缘和第二边缘通常相对于彼此成非零角度。第一金属层可以覆盖台阶的第一边缘并优选地被布置为电连接，使得可以在第一边缘处的第一限制区域中诱发细长量子点。该装置可进一步包括第三金属层，该第三金属层可以设置在与台阶的第二边缘重叠的第一电绝缘层上，并且优选地被设置为电连接，以便在第二边缘处的第一限制区域内诱发量子点。25.在第二边缘处的第一限制区域可以适合于限制量子位，并且在第一边缘处的第一限制区域可以适合于提供交换区域或介体点。可选地，介体点提供了量子信息在量子位之间的交换。优选地，沿着边缘测量的第一金属层的宽度小于1微米，更优选地，宽度小于500纳米。该介体点可选地提供了多个量子位之间的信息交换，并且这样第一金属层的宽度足够小，使得所交换的量子信息被保留。26.优选地，二维架构提供电荷载流子存储部与介体点之间的直接耦合以及介体点与量子点之间的直接耦合。量子点可选地支持可以携带用于量子计算的量子信息的量子位。这些量子位优选地是使用电荷载流子存储部可寻址和可控制的。可以在存储部、介体点和量子点之间提供接近耦合或电极介体耦合，使得每个量子点可以通过不超过一个介体点与存储部间隔。该架构可以切实地放大而不损失对这些量子位的控制，特别是这些量子位的状态的初始化或操作。27.可选地，可以在硅层边缘处的行中诱发几个第一限制区域以产生第一限制区域的一维阵列。第一金属层可包含多个电极，其中各电极覆盖台阶且在空间上与第一金属层内的其他电极间隔。可以向每个电极施加偏压，以便在硅层边缘处的对应电极下方诱发第一限制区域或量子点。每个电极的宽度可以确定静电限制的边界。然而，量子点的一维阵列是限制性的，因为量子点的一部分通常将与电荷载流子存储部间隔，并且因此它们的状态将难以控制。28.优选地，硅基量子装置包括被限制在第一限制区域中的量子点的二维阵列。尤其希望将电荷载流子存储部定位成靠近量子点，因为远离电荷载流子存储部的量子点更加难以控制。控制可以涉及例如初始量子位状态的准备、或从一个状态到另一个状态的量子位的操作。本发明中的二维架构的优点在于存储部或第二限制区域与量子点或第一限制区域接近，以及量子点的密集布置。29.为了提供可扩展的二维架构，该装置优选地进一步包括多个第一金属层和多个第三金属层。第一金属层沿硅层边缘的宽度优选地适于诱发细长点。第三金属层沿硅层边缘的宽度优选地适于诱发量子点。优选的是，所述多个第一金属层在所述硅层的台阶的边缘处诱发出相应的细长量子点，所述多个第三金属层在所述硅层的台阶的边缘处诱发出相应的量子点。可选地，每个第一金属层可以与两个单独的第三金属层相邻，使得每个介体点可以与两个量子点耦合。30.这种装置结构可以有利地用于提供具有量子位的良好控制的一种可扩展的二维架构。该架构的放大可以涉及例如包括多个边缘的多边形台阶。所述台阶例如可以由长边缘和短边缘的混合形成，所述第一金属层可以设置在所述长边缘上，所述第三金属层可以设置在所述短边缘上。例如，可扩展结构可以包括通过纳米线区域连接的多个平稳区域。可选地，平稳区域可以包括多个长边缘，并且纳米线区域可以包括由窄的平坦区域分隔的两个短边缘。一个或多个第二金属层可以被布置成覆盖在该平稳区域的大体上平坦部分上，以便在该平稳区域下方诱发相应的第二限制区域。通常，一个或更多个第二金属层中的每一个仅覆盖在平稳区域的大体上平坦部分上。例如，每个第一金属层可以耦合到相应的第二限制区域。可选地，附加的金属层可以设置在平稳区域的大体上平坦部分上，以提供进一步的限制区域。这个架构可以切实地放大而不损失对这些量子位的控制。31.现在将描述本发明的其他方面。关于剩余特征，结合一个方面讨论的任何特征同样适用，并且每个方面共享类似的优点。该装置的优选特征可以有利地被结合到组装方法或使用方法中，并且该组装方法和使用方法的优选特征可以有利地被结合到该装置中。32.本发明的另一方面提供了组装根据该第一方面的硅基量子装置的方法。该方法包括提供具有第一平面区域的衬底，以及蚀刻衬底以形成硅层，硅层包括具有边缘和第二平面区域的台阶。第二平面区域大体上平行于第一平面区域并且从第一平面区域偏移。蚀刻台阶产生部分硅层。在蚀刻硅层之后，第一电绝缘层沉积在硅层上，覆盖台阶。该方法还包括沉积第一金属层和第二金属层。第一金属层沉积在第一电绝缘层上、覆盖台阶、并且被配置为电连接，使得电荷载流子或多个电荷载流子可限制在边缘处的第一限制区域内。所述第二金属层沉积在所述硅层的所述第二平面区域上，且沉积成使得所述第二金属层与所述第一金属层电隔离。第二金属层被配置为电连接，使得电荷载流子或多个电荷载流子可以被限制在第二限制区域中，该第二限制区域仅在硅层的在第二金属层下方的第二平面区中。第二金属层被配置为电连接，使得第一限制区域可耦合到第二限制区域。33.蚀刻的硅层包括边缘和大体上平坦的区域。所述第二金属层优选经沉积而覆盖所述大体上平面区域。更优选地，所述第二金属层沉积成仅覆盖在所述大体上平面区域上方。向覆盖于平面区域上的第二金属层施加偏压有利地在硅层中诱发呈平面电荷载流子存储部的形式的第二限制区域。34.在一个示例中，同时沉积第一金属层及第二金属层。这有利地减少了组装该硅基量子装置所需要的台阶的数目。可使用掩模材料将第一金属层及第二金属层沉积为两个横向间隔开的金属层。可替代地，第一金属层和第二金属层可以沉积为接合的金属层，并且然后通过去除接合的金属层的一部分而分成两个电隔离的金属层。35.在另一示例中，所述方法进一步包括在第一金属层上沉积第二电绝缘层。然后优选地将第二金属层沉积在第二电绝缘层上。该第二电绝缘层可以在该第一金属层与第二金属层之间提供静电阻挡，以便提供电隔离。36.硅基量子装置优选地使用硅金属-氧化物半导体或simos制造工艺组装。37.本发明的另外的方面提供了一种使用根据该第一方面的硅基量子装置的方法。该方法包括：向第一金属层施加第一偏压电位以将电荷载流子或多个电荷载流子限制在第一限制区域中，以及向第二金属层施加第二偏压电位以将电荷载流子或多个电荷载流子限制在第二限制区域中，其中第二限制区域仅在硅层的在第二金属层下方的第二平面区域中。第一偏压电位和第二偏压电位的等级被配置成使得第一限制区域和第二限制区域耦合。耦合可以是接近的，或者可以由调谐电极来调谐。38.通常，第二偏压电位大于第一偏压电位。可以调节第一偏压电位和第二偏压电位以分别改变第一限制区域和第二限制区域的电荷载流子占位。增加第二偏压电位优选地增加第一限制区域和第二限制区域之间的耦合的强度。39.本发明的一方面提供了一种用于限制电荷载流子的硅基量子装置。该器件包括硅层，该硅层包括具有边缘的台阶。第一电绝缘层提供在硅层上、覆盖台阶。第一金属层被提供在第一电绝缘层上、覆盖台阶，并且被布置为电连接，使得可以诱发第一限制区域，可以将电荷载流子或多个电荷载流子限制在边缘处的第一限制区域中。提供覆盖硅层的大体上平坦部分的第二金属层。第二金属层与第一金属层电隔离，并且被布置为电连接，使得可以诱发第二限制区域，可以将电荷载流子或多个电荷载流子限制在第二限制区域中，第二限制区域在第二金属层下方的硅层中，并且第一限制区域可耦合到第二限制区域。第一限制区域在垂直于边缘的方向上从第二限制区域移位。40.当向第二金属层施加偏压电位时，第二限制区域可以被支撑在第二金属层下方的硅层中。第二限制区域可以耦合到第一限制区域。有利地，此架构提供良好的电荷稳定性，并且涉及限制区域的量子计算过程通常对电荷误差更具弹性。此外，第二限制区域可以促进第一限制区域的初始化，并且允许维持第一限制区域的群体。41.硅层典型地包括平面区域，并且可以在平面区域中提供第二限制区域。第一限制区域优选地接近耦合到第二限制区域。这提供了第一限制区域和第二限制区域之间的直接耦合。所述第二金属层被提供为覆盖所述硅层的大体上平坦部分。硅层的大体上平坦部分由于硅衬底的自然粗糙度而可能具有较小的偏差。在该装置中，大体上平坦部分通常是硅层的未蚀刻部分。硅层的大体上平坦部分与具有边缘的台阶部分不同。第二限制区域可以例如在二维平面沟道中，诸如平面量子点结构、反型沟道、注入区或金属氧化物半导体场效应晶体管(mosfet)。42.该硅基量子装置可以由硅衬底形成，或更优选地由绝缘体上硅(soi)衬底形成。soi衬底是层状硅-绝缘体-硅结构，其中绝缘体通常为二氧化硅或氧化铝。硅层中的台阶优选地通过选择性地蚀刻衬底来形成。虽然硅晶圆通常较便宜，但使用soi衬底的好处是蚀刻部分的深度通常更可靠。例如，蚀刻工艺可比二氧化硅更容易地蚀刻硅。优选地，蚀刻深度是soi衬底中最上面的硅层的全深度。该装置可以进一步包括在包括量子限制区域的硅层下方的第三电绝缘层。第三电绝缘层优选为soi衬底的绝缘层，且因此装置通常还包括在第三电绝缘层下方的附加硅层。43.本发明的另一方面提供了组装根据该第一方面的硅基量子装置的方法。该方法包括蚀刻硅层以形成具有边缘的台阶。这产生部分硅层。在蚀刻硅层之后，第一电绝缘层沉积在硅层上、覆盖在台阶上。该方法还包括沉积第一金属层和第二金属层。第一金属层沉积在第一电绝缘层上，覆盖台阶，并且被配置为电连接，使得电荷载流子或多个电荷载流子可限制在边缘处的第一限制区域内。所述第二金属层沉积于所述硅层的大体上平坦部分上，且经沉积使得其与所述第一金属层电隔离。所述第二金属层被配置成电连接，使得电荷载流子或电荷载流子可被限制在所述硅层中的在所述第二金属层下方的第二限制区域中。第二金属层被配置为电连接，使得第一限制区域可耦合到第二限制区域。44.经蚀刻的硅层包括边缘且大体上包括大体上平面区域。所述第二金属层优选经沉积而覆盖所述大体上平面区域。向覆盖于平面区域上的第二金属层施加偏压有利地在硅层中诱发呈平面电荷载流子存储部的形式的第二限制区域。45.本发明的另外的方面提供了一种使用根据该第一方面的硅基量子装置的方法。该方法包括向第一金属层施加第一偏压电位以将电荷载流子或多个电荷载流子限制在第一限制区域中，并且向第二金属层施加第二偏压电位以将电荷载流子或多个电荷载流子限制在第二限制区域中。第一偏压电位和第二偏压电位的等级被配置成使得第一限制区域和第二限制区域耦合。耦合可以是接近的，或者可以由调谐电极来调谐。附图说明46.现在将参考附图描述本发明的实施例，其中：47.图1是根据本发明的第一实施例的硅基量子装置的俯视图；48.图2是根据本发明的第一实施例的硅基量子装置的剖视侧视图；49.图3是根据本发明的第二实施例的硅基量子装置的剖视侧视图；50.图4是根据本发明的第三实施例的硅基量子装置的剖视侧视图；51.图5是根据本发明的第四实施例的硅基量子装置的俯视图；52.图6是根据本发明的第四实施例的硅基量子装置的剖视侧视图；53.图7是根据本发明的第五实施例的硅基量子装置的俯视图；以及54.图8是根据本发明的第六实施例的硅基量子装置的俯视图。具体实施方式55.图1和图2示意性地示出了根据第一实施例的硅基量子装置。硅基量子装置是使用硅金属-氧化物半导体或simos(硅金属-氧化物半导体)制造工艺制造的。图1示出了俯视图，图2示出了沿着图1中指示的方向a的剖视侧视图。图1示出了分别接触第一金属层51和第二金属层52的第一导电过孔61和第二导电过孔62。在该实施例中，第一导电过孔61和第二导电过孔62由诸如金、钛、钨、铜或铝等金属形成，并且第一金属层51和第二金属层52由导电多晶硅形成。在替代实施例中，第一金属层51和第二金属层52以及第一导电过孔61和第二导电过孔62可以由任何导电材料形成。56.第二金属层52布置在薄介电层42上，薄介电层42覆盖部分硅层32(图2所示)。部分硅层32大体上是平坦的。第二金属层52不延伸超过部分硅层32。第一金属层51覆盖薄介电层42和厚介电层41。在该实施例中，第一金属层51和第二金属层52横向间隔约10纳米。在其他实施例中，间隔可以高达100纳米。空间间隔提供第一金属层51和第二金属层52之间的电隔离。57.在图2中，可以看出，覆盖薄介电层42和厚介电层41两者的第一金属层51布置在形成于部分硅层32中的台阶33的顶部上。第一金属层51示意性地以相应的台阶50示出。第一金属层51可以通过蒸发金属物质来沉积，这导致金属层相对于下方的表面具有大体上均匀的厚度。因此，诸如部分硅层32中的台阶33的显著特征可再现于覆盖台阶33的层中。58.部分硅层32包括平面区域35，其可以从台阶33延伸几微米或者甚至几毫米。在另一实施例中，平面区域终止于在其上提供另一金属层的另一台阶中。59.位于部分硅层32的边缘处的台阶33由部分硅层32内的两个正交表面35、36形成。平面区域35和竖向区域36在边缘34处相交。平面区域35和竖向区域36大体上是平面的。平面区域35和竖向区域36大体上正交。平面区域35与竖向区域36之间的内角是在60度与135度之间、优选地在80度与100度之间、并且更优选地在85度与95度之间。该角度通常取决于所采用的蚀刻技术。例如，可以使用湿法蚀刻工艺实现较小的内角，而可以使用干法蚀刻工艺实现更接近垂直的角。较小的内角有利地提供更大的电荷限制。60.在本实施例中，使用包括下硅层、中间绝缘层和上硅层的绝缘体上硅(soi)衬底。由二氧化硅sio2形成的厚介电层41设置在下硅层31上，并且厚介电层41是soi晶圆的中间绝缘体层。sio2层为0.2-3微米。在替代实施例中，可以选择任何适合的绝缘材料。通过对soi衬底的上硅层进行选择性蚀刻工艺来形成设置在厚介电层41上的部分硅层32。蚀刻工艺可以物理地或化学地执行。部分硅层32的平面区域35与竖向区域36之间的内角可取决于蚀刻参数。在该实施例中，soi晶圆的上硅层的部分被蚀刻以形成台阶33。台阶33的高度与soi晶圆的上硅层的深度相同，该深度可以在20纳米与200纳米之间。薄介电层42设置在覆盖台阶33的部分硅层32上。薄介电层42由sio2形成，并且厚度在1与30纳米之间，并且优选地为大约10纳米厚。薄介电层42可以是原生氧化物或热氧化物。在替代实施例中，薄介电层可以由任何合适的介电材料形成并且可以通过原子层沉积来沉积。61.第一导电过孔61和第二导电过孔62或垂直互连通路分别电连接到第一金属层51和第二金属层52，并且可用于将第一金属层51和第二金属层52连接到源和/或测量设备。源和/或测量设备能够提供和/或测量电气数据，诸如电压、电流、电容、电阻或电导率。第一金属层51和第二金属层52在电学上是不同的。在图2中，第一导电过孔61被示出为在第一金属层的一端接触第一金属层51，并且第二导电过孔61被示出为在第二金属层的中心接触第二金属层52。在替代实施例中，第一导电过孔61和第二导电过孔62可定位在相应第一金属层51和第二金属层52上的任何点处。将偏压施加至电连接到金属层的导电过孔导致在金属层下方的大体上均匀的电场。62.示意性地示出了硅基量子装置中的第一限制区域10和第二限制区域11。部分硅层32的边缘处的台阶33具有角部34，在角部34中当通过第一导电过孔61向第一金属层51施加偏压(即dc电压)时，可以诱发第一限制区域10。在该实施例中，第一限制区域是量子点。量子点10是电子或空穴可静电限制在三维中的量子限制结构。在该实施例中，通过边缘34实现二维限制，并且第一金属层51的宽度提供第三维度限制。第一金属层51沿着边缘34测量的宽度通常在10至2000纳米之间，这取决于期望的充电能量和架构限制。在图1和2中，沿着方向a测量的第一金属层51的长度大体上大于其宽度。然而，其长度不影响量子点10中的电荷载流子限制，并且可以根据所期望的装置架构来选择。63.当通过第二导电过孔62向第二金属层52施加偏压时，可以在部分硅层32的平面区域中支撑第二限制区域11。第二限制区域11仅在部分硅层32的平面区域中。第二限制区域可以是电荷载流子的存储部，诸如电子存储部或空穴存储部。第二金属层52大体上大于第一金属层51。第二金属层52的尺寸影响电荷载流子存储部的尺寸。第二金属层52的尺寸典型地被选择为使得二维电荷载流子存储部可以被支撑在第二金属层52下方。在一个维度上的限制出现在部分硅层32和薄介电层42之间的界面处。第二金属层52的宽度或长度的减小可导致在第二维度上的限制，使得电荷载流子被限制在部分硅层32中的准一维结构中，并且第二金属层52的宽度和长度的减小可导致在所有三个维度上的限制，使得电荷载流子被限制在部分硅层32中的准零维结构中，即量子点。64.存储部11和量子点10可以耦合。可以通过改变第一金属层51和第二金属层52之间的间隔并且通过修改所施加的偏压来调整隧穿速率。在另一实施例中，第二金属层与部分硅层直接接触，而没有中间介电层。这导致位于部分硅层内的第二金属层下方的欧姆区域。欧姆区域提供可耦合至量子点的电荷载流子存储部。在另一个实施例中，调谐电极在量子点与载流子存储部之间提供可调谐的耦合。可通过修改施加到调谐电极的电势来调谐耦合强度。65.图3示意性示出了根据第二实施例的硅基量子装置。在本实施例中，部分硅层132形成硅衬底131的一部分。这通过选择性地蚀刻硅晶圆以形成具有边缘134的台阶133来实现。类似于第一实施例，部分硅层132可以延伸超过图中所描绘的装置的部分。阶梯状区域提供部分硅层132。部分硅层132的第一平面区域135大体上平行于衬底131的第二平面区域137。第一平面区域135在衬底131的未蚀刻区域中，且第二平面区域137在衬底131的蚀刻区域中。第二平面区域137因此从第一平面区域135偏移并在第一平面区域135下方。台阶133包括竖向区域136，该竖向区域大体上竖直并且与第一平面区域135和第二平面区域137正交。薄介电层142设置在部分硅层132和衬底131的顶部上，提供电绝缘层。66.类似于第一实施例，第一金属层151和第二金属层152可以用于将电子或空穴限制在部分硅层132中的限制区域中。通过导电过孔161、162向第一金属层151和第二金属层152施加偏压产生可耦合的限制区域110、111。第一金属层151和第二金属层152是电隔离的。然而，与通过物理间隔实现电隔离的第一实施例相反，在第二实施例中，第一金属层151和第二金属层152通过形成电绝缘层的阻挡介电层143来分离。阻挡介电层143由二氧化硅(sio2)形成。在替代实施例中，该阻挡介电层可以由任何适合的介电材料形成，诸如氧化铝、二氧化铪或硅酸锆等。阻挡介电层143可由与薄介电层142相同的材料或不同的材料形成。67.在图3中，第二金属层152被定位成与第一金属层151重叠。第二金属层152以近似均匀的厚度沉积，并且因此第二金属层152包括台阶153，其中，第二金属层152覆盖第一金属层151。在另一实施例中，在第一金属层151与第二金属层152之间不存在重叠。然而，由于阻挡介电层143的绝缘特性，不需要横向间隔。第二金属层152被布置为覆盖部分硅层132的第一平面区域135的一部分。在另一实施例中，第二金属层152可延伸成使得第一金属层及第二金属层两者定位于台阶134上方。68.图4示意性示出了根据第三实施例的硅基量子装置。本实施例中的衬底类似于第二实施例的衬底，包括形成硅衬底231的一部分的部分硅层232。第一金属层251和第二金属层252设置在第一薄介电层242的顶部，并且第一导电过孔261和第二导电过孔262分别电连接至第一金属层251和第二金属层252。第一金属层251覆盖部分硅层232中的台阶233。当向第一金属层251施加偏压时，可以将电荷限制在边缘234处的第一限制区域210中。第二金属层252设置在部分硅层232上。当向第二金属层252施加偏压时，可以将电荷限制在第二限制区域211中。69.第一金属层251和第二金属层252在空间上间隔开。提供第二薄介电层243，使得其覆盖第一金属层251和第二金属层252。在本实施例中，调谐金属层253形成阻挡电极。调谐金属层253电连接到过孔263，并且设置为覆盖第一金属层251和第二金属层252两者。调谐金属层253被布置成与第一金属层251及第二金属层252两者电连通但电隔离。可以向调谐金属层施加偏压电位，以控制第一限制区域210和第二限制区域211之间的耦合的强度。70.图5和图6示意性示出了根据第四实施例的硅基量子装置。图5示出了俯视图并且图6示出了沿图5中指示的方向b的剖视侧视图。在该实施例中，第一个第一金属层351和第二个第一金属层353在边缘334上方，使得电荷可以分别限制在第一个第一限制区域312和第二个第一限制区域310中。第二金属层352提供在薄介电层342上、在部分硅层332的大体平坦部分上。在本实施例中，第二金属层352具有与第一金属层351、353的每一个第一金属层大体上相同的尺寸。第二金属层352被布置成电连接，使得可在第二金属层352下方的硅层332中诱发电荷载流子存储部(未示出)。第一个第一金属层351和第二个第一金属层353以及第二金属层352电连接至相应的导电过孔361、363、362。第一个第一金属层351和第二个第一金属层353被布置成电连接，使得可以分别在第一个第一金属层351和第二个第一金属层353下方的硅层332中诱发第一量子点312和第二量子点310。71.在本实施例中，阻挡介电层343覆盖第一个第一金属层351和第二个第一金属层353。为了清楚起见，图5中未示出阻挡介电层。调谐金属层354布置在阻挡介电层343上，定位成使得其覆盖第一个第一金属层351和第二个第一金属层353两者。调谐金属层电连接到对应的导电过孔364。调谐金属层354与第一个第一金属层351和第二个第一金属层353电隔离。可以向调谐金属层354施加偏压，以控制第一量子点312和第二量子点310之间的耦合的强度。第一量子位和第二量子位可以分别由第一量子点312和第二量子点310支撑。施加到该调谐金属层354上的偏压可以用于耦合这些量子位，使得在该第一量子位与第二量子位之间可以实现双量子位相互作用，或者可以用于解耦这些量子位，使得第一量子位和第二量子位各自可以经历单量子位操作。72.图7示意性示出了根据第五实施例的硅基量子装置的俯视图。上述实施例的硅基量子装置可以在第五实施例中实现。第五实施例描述了包括多个量子点和细长量子点的可能的二维架构的示例性部分。细长量子点被称为介体点。在使用中，每个介体点可以直接耦合至电荷载流子存储部。当装置使用时，每个介体点可进一步耦合至两个量子点。该架构提供量子点的密集布置，同时确保每个量子点接近电荷载流子存储部。每个量子点通过介体点可耦合至电荷载流子存储部。量子点可以用于支撑量子位。该量子位可以是用于携带量子信息的数据量子位或辅助量子位。介体点用于提供量子位之间的量子信息交换的机制。73.选择性地蚀刻硅层以形成部分硅层(俯视图中未示出)，该部分硅层具有中央主体420和从主体420径向延伸的臂部421、422、423、424，臂部在部分硅层的边缘处形成具有长边缘481和短边缘482的多边形台阶400。在该实施例中，中央主体420大体上是正方形的并且形成平稳区域，并且四个臂部421至424中的每个从该正方形的角延伸，形成纳米线区域。薄介电层404设置在部分硅层的顶部上。为了清楚起见，在图7中仅示出了该装置的凸起部分。然而，该硅基量子装置进一步包括在部分硅层下方的衬底(未示出)。两个量子点金属层429、430、431、432、433、434、435、436设置在每个臂部421-424上。量子点金属层429-436是可被配置为诱发相应量子点的第三金属层。量子点金属层429-436设置在每个臂部421-424的两个短边缘482上。四个介体点金属层437、438、439、440设置在中央主体420的每个边缘425、426、427、428上。介体点金属层437-440是可被配置为诱发相应的细长量子点的第一金属层。介体点金属层437-440设置在中央主体420的长边缘481上。五个存储部金属层441、442、443、444、445设置于中央主体420上。第一存储部金属层441设置在中央主体420的中央，并且第二至第五存储部金属层442至445中的每一个设置在第一存储部金属层441与对应的介体点金属层437至440之间的中央主体上。每个金属层429–445与对应的导电过孔449、450、451、452、453、454、455、456、457、458、459、460、461、462、463、464、465电接触。74.该装置被配置成使得可以将偏压电位施加至导电过孔449-465中的每个导电过孔。当向导电过孔449-465施加偏压时，电子(或空穴)可以被俘获在用于限制电荷载流子的金属层429-445下方诱发的量子限制结构中。金属层429-445的尺寸和所施加的偏压被选择为使得可以在每个量子点金属层429-436下方的部分硅层中诱发量子点469、470、471、472、473、474、475、476；可以在每个介体点金属层437-440下方的部分硅层中诱发介体点477、478、479、480；并且可以在每个存储部金属层441-445下方的部分硅层中诱发电荷载流子存储部。75.示意性地表示量子点469-476的位点和介体点477-480的位点。介体点金属层437-440大体上比量子点金属层429-436宽，其中，沿着部分硅层的边缘测量宽度。每个介体点477-480是在两个量子点469-476之间提供可调谐连接的细长量子点。例如，第一介体点477可以连接第二量子点470和第三量子点471。每个介体点477-480被设计成提供量子信息在量子位之间交换的谐振转移机制。为了实现这一点，介体点金属层437-440的宽度至少小于1微米，以便在信息交换过程中保存量子信息。虽然原则上介体点477–480可以是与量子点469–476相同的大小，但是介体点477–480可以具有细长形式，以便间隔数据量子位从而提供可扩展的架构。76.图7所示的结构提供量子点的密集布置，同时确保每个量子点接近电荷载流子存储部。每个介体点直接耦合到电荷载流子存储部，并且每个介体点直接耦合到两个量子点。在该实施例中，直接耦合是接近的。在替代实施例中，可以如图4、5和6中所示提供调谐金属层，以便提供电极介体的耦合。与在存储部之间可具有大量量子点的架构相比，该架构提供几个优点。使用第五实施例的架构，由于存储部与量子点接近，量子位易于初始化。此外，存在良好的电荷稳定性，并且该架构对于电荷误差更具有弹性。此外，每个量子点与电荷载流子存储部的接近确保可以保持量子点的数量。77.每个量子点位点469-476可以被量子位(如电子自旋量子位)占用或未占用。因此，如果两个量子点位点都被占据，则每个臂部421至424可以支撑一个双点量子位，或者如果仅一个被占据，则每个臂部421至424可以支撑一个单点量子位。78.图8示出了图7所示的示例性二维架构的扩展。图7中所示的单元可以被重复以放大装置，使得一系列中央主体501、502、503、504或平稳区域由内臂部521、522、523、524或纳米线区域连接。在图8中，描绘了四个中央主体501-504。然而，可以使用附接至外臂部531、532、533、534、535、536、537、538的附加中央主体来进一步扩展装置架构。限定在部分硅层中的多个边缘形成多边形台阶500。79.应当认识到，提供了一种量子点装置，其能够实现可扩展的二维架构，其中，量子点可以耦合至电荷载流子存储部以提高对电荷误差的弹性并且能够实现可靠的量子点初始化。由于量子装置的特征，产生了进一步的优点，诸如量子点群体的保持和良好的电荷稳定性等。此外，还提供了用于制造这种装置的方法和使用该装置的方法。