半导体器件的制作方法

本公开涉及一种包括绝缘悬置隔膜的mems器件，特别是压力传感器。

背景技术：

1、如已知的，越来越多的应用使用集成半导体传感器(所谓的mems传感器)，所述集成半导体传感器使用微机械加工技术并基于对悬置在空腔上方的薄膜或隔膜的变形的检测而制造。例如，可以使用这些技术制造绝对或差分、电容或压阻压力传感器、惯性传感器、化学传感器、磁场传感器和麦克风。

2、由于mems传感器在高灵敏度，低功耗和热稳定性方面的有利特性，mems传感器在医疗，航空航天，汽车，工业和商业领域中的应用日益广泛。

3、通常，这些传感器具有隔膜相对于形成隔膜的半导体衬底的电绝缘和可能的热绝缘。

4、美国专利7,678,600b2描述了例如用于制造悬置在掩埋腔上方并完全包含在半导体本体中的单晶硅隔膜的工艺。该方法特别简单和经济；此外，它与用于处理由形成在隔膜中或隔膜上的传感器产生的信号的电子电路和部件的集成制造兼容。此外，所得结构具有小尺寸。

5、例如，图1示出了利用美国专利7,678,600b2中描述的方法可获得的电容压力传感器。

6、如上所述，已知的压力传感器(整体用10表示)形成在包括衬底2和外延层3并且容纳掩埋腔12的本体1中。掩埋腔12在衬底2和外延层3之间延伸，与本体1的正面1a相距一定距离，并且与正面1a一起限定形成隔膜14的表面区。实际上，在外延层3中形成隔膜14。

7、绝缘结构16完全包围隔膜14并且使其与本体1的其余部分电绝缘。绝缘结构16包括掩埋绝缘区17和横向绝缘区18。

8、掩埋绝缘区17由氧化硅层形成，该氧化硅层具有完全围绕掩埋腔12的第一部分17a和在衬底2和外延层3之间进一步邻近掩埋腔12延伸的第二部分17b。

9、横向绝缘区18也由氧化硅层形成，并且从本体1的正面1a延伸到掩埋绝缘区17的第二部分17b。

10、横向绝缘区18通常具有内部空腔8，掩埋绝缘区17通常在第二部分17b中具有空区9。

11、薄钝化层4和/或厚氧化物区5可以在本体1的表面1a上延伸。

12、第一金属接触20被布置在隔膜14的上方，例如在其中心部分，并玩与其电接触。第二金属接触21布置在本体1的背面上并且与衬底2电接触。实际上，衬底2形成压力传感器10的底电极，隔膜14形成压力传感器10的顶电极。

13、压力传感器10由单晶硅的初始晶片(大致形成衬底2)形成，使用掩模选择性地蚀刻该初始晶片并且执行各向异性蚀刻以在期望形成隔膜14(隔膜区)的位置形成第一组深沟槽，其中以及在围绕隔膜区的外部区中形成第二组深沟槽。特别地，第一组的沟槽被布置成彼此相距较短的距离，并且被硅柱或支柱隔开，而第二组的沟槽被较宽的硅柱彼此隔开。

14、随后，在脱氧环境中在初始晶片上生长外延层。外延层(对应于外延层3)在顶部封闭两组沟槽，并且这些沟槽开始改变形状，横向扩大。

15、然后进行热退火步骤，其引起硅原子的迁移，硅原子倾向于移动到较低的表面能位置。特别地，在隔膜区中，由于沟槽的接近和划分它们的列的减小的宽度，沟槽接合以形成掩埋腔12，而在外部区中，以相互的距离形成具有基本上圆形截面的通道。

16、随后，从正面蚀刻晶片以形成从前表面延伸到外部区中的通道的连接通道。沟槽通常具有封闭形状，例如矩形，并且用于将氧注入到通道和腔中。

17、注入的氧引起通道和空腔周围的硅的氧化，在掩埋空腔12的侧面上产生氧化硅层并形成掩埋绝缘区17。此外，连接通道周围的外延层3的部分形成横向绝缘区18。

18、氧化工艺通常不会引起连接通道的任何封闭，连接通道的剩余中心区形成内腔8；此外，氧化不能完全消除通道，并且因此产生空区9。

19、因此，内腔8可以通过沉积绝缘材料例如teos(插塞区19)至少部分地封闭。

20、随后的进一步步骤用于形成薄钝化层4、厚氧化物区5、任何其它导电区和金属接触20、21。

21、该工艺虽然是有利的并且允许形成完全与晶片1的其余部分电绝缘的隔膜14，但是在一些情况下可能产生不连续(在掩埋绝缘区17的第二部分17b中的中断)或在空区9之间的区中具有太小厚度的掩埋绝缘区17。

22、在这种情况下，隔膜14可能无法与衬底2充分地电绝缘，这损害了压力传感器10的正确操作，压力传感器10的两个电极(如所示由衬底2和隔膜14形成)将被短路。

技术实现思路

1、本公开的目的是提供半导体器件，以至少部分地解决现有技术中存在的上述问题。

2、本公开的一方面提供了一种半导体器件，包括：单片半导体本体，所述半导体本体包括：第一主面；第二主面，与所述第一主面相对；衬底，包括导电类型；第一导电区，从所述第一主面延伸到所述衬底中，所述第一导电区具有所述导电类型；掩埋腔，在所述第一导电区中；隔膜，在所述掩埋腔和所述半导体本体的所述第一主表面之间延伸，所述隔膜具有面向所述掩埋腔的掩埋面；隔膜绝缘层，在所述隔膜的所述掩埋面上延伸；以及绝缘材料的横向绝缘区，其在所述第一主表面和所述隔膜绝缘层之间、在所述掩埋腔上方沿封闭线延伸到所述半导体本体中，所述横向绝缘区横向界定所述隔膜并且与所述隔膜绝缘层接触。

3、根据一个或多个实施例，其中所述半导体本体是硅的，并且所述隔膜绝缘层是氧化硅的。

4、根据一个或多个实施例，其中所述半导体本体是单晶硅的。

5、根据一个或多个实施例，其中所述半导体本体的所述第一主面由氧化硅层覆盖。

6、根据一个或多个实施例，半导体器件进一步包括：第一电极，在所述半导体本体的所述第一主表面上延伸，所述第一电极与所述隔膜物理和电接触；以及第二电极，在所述半导体本体的所述第二主表面上延伸，所述第二电极与所述半导体本体物理和电接触。

7、根据一个或多个实施例，半导体器件进一步包括：连接通道，其在所述半导体本体的所述第一主表面下方从所述掩埋腔以到达所述掩埋腔的流体连接的方式延伸，以及通路沟槽，在所述半导体本体的所述第一主表面和所述连接通道之间、在所述横向绝缘区之外延伸，并且填充有通路封闭材料。

8、根据一个或多个实施例，其中：所述衬底具有第一掺杂水平；所述第一导电区具有高于所述第一掺杂水平的第二掺杂水平，所述第一导电区容纳所述隔膜并且沿所述掩埋腔延伸；并且所述半导体本体还包括从所述第二主表面延伸到所述衬底中的第二导电区，所述第二导电区具有所述导电类型并且具有高于所述第一掺杂水平的第三掺杂水平。

9、本公开的另一方面提供了一种半导体器件，包括：半导体本体，包括：第一主面；以及第二主面，与所述第一主面相对；通路沟槽，延伸到所述半导体本体的第一主面中；插塞区，填充所述通路沟槽并且封闭所述通路沟槽；掩埋腔，位于所述半导体本体内，所述掩埋腔被完全封闭并且位于所述半导体本体内；以及隔膜，与所述掩埋腔重叠并且位于所述第一主面和所述掩埋腔之间，所述隔膜具有面向所述掩埋腔的掩埋面。

10、根据一个或多个实施例，半导体器件进一步包括：第一电极，在所述第一主面上，所述第一电极与所述隔膜重叠；以及第二电极，在所述第二主面上，所述第二电极与所述隔膜重叠。

11、根据一个或多个实施例，其中所述第一电极在所述隔膜上。

12、根据一个或多个实施例，半导体器件还包括第三电极，所述第三电极在所述第一主面上，所述第三电极与所述隔膜间隔开。

13、根据一个或多个实施例，半导体器件还包括衬套所述掩埋腔的掩埋绝缘层。

14、利用本公开的实施例的半导体器件是可靠的，可以以高产率生产并且具有降低的成本。