频域脉冲压缩芯片

本公开涉及数字信号处理，尤其涉及一种频域脉冲压缩芯片。

背景技术：

1、传统的雷达信号处理方法通常采用时域脉冲压缩技术，即利用匹配滤波器在时域上对接收到的线性调频信号进行处理。这种方法能够提高雷达系统的距离分辨率和抗干扰能力，但其实时性较差，不利于对动态目标进行快速处理。

2、相比之下，频域脉冲压缩技术利用fft和ifft等快速算法在频域上对信号进行压缩处理，相比于时域处理其复杂度较低，且能够在短时间内完成信号处理，提供实时的反馈和结果输出，满足现代雷达系统对实时性的需求。然而实际应用场景中，不同的目标可能需要不同的分辨率和处理精度，传统脉冲压缩方法的适用性和灵活性难以面对不同场景下的需求。

技术实现思路

1、针对上述技术问题，本公开提供了一种频域脉冲压缩芯片。

2、本公开实施例提供的频域脉冲压缩芯片，包括：配置模块，用于配置脉冲压缩点数n，其中n＝2n，n为大于1的正整数；输入转换模块，用于根据脉冲压缩点数n，将一路串行输入数据补零为n点输入数据，并将n点输入数据对齐为两路并行输入数据；压缩模块，用于对两路并行输入数据执行按频率抽取的n点快速傅里叶变换和按时间抽取的n点快速傅里叶逆变换，得到压缩数据，压缩数据为两路并行数据；输出转换模块，用于将压缩数据转换为一路串行输出数据。

3、根据本公开实施例，频域脉冲压缩处理模块包括：第一压缩模块，用于根据第一旋转因子对两路并行输入数据执行按频率抽取的n点快速傅里叶变换，获得第一压缩数据；两路频域相乘模块，用于调制第一压缩数据，获得第二压缩数据；第二压缩模块，用于根据第二旋转因子对第二压缩数据执行按时间抽取的n点快速傅里叶逆变换，获得压缩数据；旋转因子存储模块，用于存储旋转因子。

4、根据本公开实施例，第一压缩模块和第二压缩模块均包括log2(nmax)级流水级，其中nmax为脉冲压缩点数n的最大值。

5、根据本公开实施例，第一压缩模块的各流水级均包括第一存储单元，存储深度根据所处级数n1配置为2n1，n1＝log2(nmax)-1，log2(nmax)-2，......，0；第二压缩模块的各流水级均包括第二存储单元，存储深度根据所处级数n2配置为2n2，n2＝0，1，2，......，log2(nmax)-1。

6、根据本公开实施例，第一压缩模块的各流水级均包括按频率抽取蝶形运算模块和第一延迟换向模块，按频率抽取蝶形运算模块连接于本级第一延迟换向模块，本级第一延迟换向模块连接于下一级按频率抽取蝶形运算模块；第二压缩模块的各流水级均包括按时间抽取蝶形运算模块和第二延迟换向模块，按时间抽取蝶形运算模块连接于本级第二延迟换向模块，本级第二延迟换向模块连接于下一级按时间抽取蝶形运算模块。

7、根据本公开实施例，配置模块包括：点数寄存器，用于存储根据一路串行输入数据配置的脉冲压缩点数n；输入多路选择器，包括log2(nmax)级，用于将两路并行输入数据输入至第一压缩模块的对应流水级；输出多路选择器，包括log2(nmax)级，用于将压缩数据从第二压缩模块的对应流水级输出至输出数据转换模块；控制单元，用于控制输入多路选择器和输出多路选择器。

8、根据本公开实施例，旋转因子存储模块包括：第一存储模块，用于存储第一旋转因子；第二存储模块，用于存储第二旋转因子；第一旋转因子存储模块包括log2(nmax)-1级，存储深度根据所处级数s1配置为2s1-2，s1＝log2(nmax)，......，2；第二旋转因子存储模块包括log2(nmax)-1级，存储深度根据所处级数s2配置为2s2-2，s2＝2，......，log2(nmax)。

9、根据本公开实施例，第一压缩数据和第二压缩数据为两路并行数据；两路频域相乘模块包括：参考信号存储单元，用于存储参考信号；两个复数乘法器，用于将第一压缩数据的两行数据分别与参考信号进行复数乘法运算，得到第二压缩数据。

10、根据本公开实施例，输入转换模块包括：第三存储单元，存储深度为nmax的一半；数据补零单元，用于在一路串行输入数据长度小于脉冲压缩点数n时将一路串行输入数据补零为n点输入数据；第一缓存控制单元，用于将n点输入数据的前一半缓存至第三存储单元中，以使n点输入数据的前一半数据和后一半数据对齐成两路并行输入数据。

11、根据本公开实施例，输出转换模块包括：第四存储单元，存储深度为nmax的一半；第二缓存控制单元，用于将压缩数据的后一半数据缓存至第四存储单元中，以使压缩数据的前一半数据和后一半数据先后读出，从而将压缩数据转换为一路串行输出数据。

技术特征：

1.一种频域脉冲压缩芯片，其特征在于，包括：

2.根据权利要求1所述的频域脉冲压缩芯片，其特征在于，所述频域脉冲压缩处理模块包括：

3.根据权利要求2所述的频域脉冲压缩芯片，其特征在于，所述第一压缩模块和所述第二压缩模块均包括log2(nmax)级流水级，其中nmax为所述脉冲压缩点数n的最大值。

4.根据权利要求3所述的频域脉冲压缩芯片，其特征在于，

5.根据权利要求2所述的频域脉冲压缩芯片，其特征在于，所述第一压缩模块的各流水级均包括按频率抽取蝶形运算模块和第一延迟换向模块，所述按频率抽取蝶形运算模块连接于本级所述第一延迟换向模块，本级所述第一延迟换向模块连接于下一级所述按频率抽取蝶形运算模块；

6.根据权利要求2所述的频域脉冲压缩芯片，其特征在于，所述配置模块包括：

7.根据权利要求2所述的频域脉冲压缩芯片，其特征在于，所述旋转因子存储模块包括：

8.根据权利要求2所述的频域脉冲压缩芯片，其特征在于，所述第一压缩数据和所述第二压缩数据为两路并行数据；

9.根据权利要求1所述的频域脉冲压缩芯片，其特征在于，所述输入转换模块包括：

10.根据权利要求1所述的频域脉冲压缩芯片，其特征在于，所述输出转换模块包括：

技术总结本公开实施例提供了一种频域脉冲压缩芯片，包括：配置模块，用于配置脉冲压缩点数N，其中N＝2<supgt;n</supgt;，n为大于1的正整数；输入转换模块，用于根据所述脉冲压缩点数N，将一路串行输入数据补零为N点输入数据，并将所述N点输入数据对齐为两路并行输入数据；压缩模块，用于对所述两路并行输入数据执行按频率抽取的N点快速傅里叶变换和按时间抽取的N点快速傅里叶逆变换，得到压缩数据，所述压缩数据为两路并行数据；输出转换模块，用于将所述压缩数据转换为一路串行输出数据。本公开实施例提供的频域脉冲压缩芯片能够根据实际需求动态调整脉冲压缩点数，提高系统的通用性和适用性，还可以在一定程度上节约硬件资源，提高系统效率。技术研发人员：刘显军,徐宣哲,窦润江,刘力源,刘剑,吴南健受保护的技术使用者：中国科学院半导体研究所技术研发日：技术公布日：2024/7/25