一种高维持低触发的静电释放器件的制作方法

本发明涉及半导体器件，具体涉及一种高维持低触发的静电释放器件。

背景技术：

1、随着集成电路行业的不断发展，芯片尺寸越来越小型化，许多芯片的静电防护能力不足，人体产生的静电就足以将其损坏。对于高速传输的数据接口电路来说，不仅要求具备一定的静电防护能力，还要求自身具备极低的寄生电容，较大的寄生电容会使数据上升和下降的时间增大从而引起信号失真。

2、scr(silicon controlled rectifier，可控硅)结构是回滞型器件的典型代表，作为单位面积下泄放电流能力最高的结构，对于esd(electro-static discharge，静电释放)的防护能力强，面积效率高。由于大多数高速数据传输接口电路在5v以下，因此传统scr结构器件的高触发电压和低维持电压难以满足要求；较低的维持电压容易引发闩锁问题，使器件难以关断。

技术实现思路

1、针对现有技术中的缺陷，本发明提供一种高维持低触发的静电释放器件，以提高器件的维持电压，降低器件的触发电压，避免器件引发闩锁的问题。

2、第一方面，本发明提供的一种高维持低触发的静电释放器件，包括：

3、p型衬底；

4、n+埋层，形成于所述p型衬底的上表面部分区域上；

5、n型外延，设置于所述p型衬底和所述n+埋层上；

6、隔离槽，间隔开设于所述n型外延上；所述隔离槽从所述n型外延的一端至另一端依次为第一隔离槽至第九隔离槽，第二隔离槽和第三隔离槽的底部穿入所述n型外延且深度大于所述n+埋层的深度，所述隔离槽内形成有薄氧层，所述薄氧层上填充有多晶硅；

7、钝化层，设置于所述隔离槽上；

8、n-阱区，形成于所述n型外延的上表面且位于第二隔离槽和第三隔离槽之间；

9、p阱区，形成于所述n型外延的上表面且位于第七隔离槽和第九隔离槽之间；

10、n+注入区，形成于所述n型外延的上表面，所述n+注入区从所述n型外延的一端至另一端依次为第一n+注入区至第五n+注入区，第一n+注入区位于第一隔离槽和第二隔离槽之间，第二n+注入区位于第二隔离槽和第三隔离槽之间，第三n+注入区位于第三隔离槽和第四隔离槽之间，第四n+注入区位于第六隔离槽和第七隔离槽之间，第五n+注入区位于第七隔离槽和第八隔离槽之间；

11、p+注入区，形成于所述n型外延的上表面，所述p+注入区从所述n型外延的一端至另一端依次为第一p+注入区至第四p+注入区，第一p+注入区位于第二隔离槽和第二n+注入区之间，第二p+注入区位于第四隔离槽和第五隔离槽之间，第三p+注入区位于第五隔离槽和第六隔离槽之间，第四p+注入区位于第八隔离槽和第九隔离槽之间；第一p+注入区和第二n+注入区之间且所述n型外延的表面也设置有所述钝化层；

12、正面金属电极，包括互相间隔的第一金属电极至第四金属电极，第一金属电极连接所述第一n+注入区和所述第一p+注入区，第二金属电极连接第二n+注入区、第三n+注入区和第二p+注入区，第三金属电极连接第三p+注入区和第四n+注入区，第四金属电极连接第五n+注入区和第四p+注入区。

13、由上述技术方案可知，本发明提供的一种高维持低触发的静电释放器件，采用n+埋层和p型衬底构成的齐纳二极管辅助scr触发，只需要控制n+埋层和p型衬底之间的击穿电压大于系统工作电压，降低了触发电压；利用隔离槽将器件结构变为钳位二极管串联一个低电容二极管后再并联一个低电容二极管，器件电容的到降低，适配与高速数据传输电路；第三p+注入区、n型外延和第四p+注入区构成寄生pnp三极管，电流通过第四p+注入区泄放出去，增加了电流泄放路径，削弱了电导调制效应，进一步提高了维持电压。

14、可选地，所述p型衬底的掺杂浓度为1.5×1018cm-3-3×1018cm-3，掺杂元素为b，厚度为200-300μm；

15、所述n型外延的掺杂浓度为1×1013cm-3-1×1014cm-3，厚度为10-18μm；

16、所述n+埋层的宽度100-150μm，注入剂量1×1016cm-2 -1×1017cm-2，注入能量100-120kev，注入角度7°。

17、可选地，所述n-阱区的掺杂浓度小于所述n型外延的掺杂浓度。n-阱区的掺杂浓度低于n型外延，使器件边缘电场降低，pn结边缘曲率更加平滑，从而减少漏电。

18、可选地，第二隔离槽和第三隔离槽的深度大于第一隔离槽、第七隔离槽和第九隔离槽的深度，第一隔离槽、第七隔离槽和第九隔离槽的深度大于第四隔离槽、第五隔离槽、第六隔离槽和第八隔离槽的深度。隔离槽用来隔离主结和低电容pn结，防止横向电场干扰和减少侧边漏电，对于scr结构，较深的隔离槽能够延长泄放电流路径，提高维持电压。

19、可选地，所述隔离槽的宽度为1-2μm；第一隔离槽、第七隔离槽和第九隔离槽的深度为7-10μm，第二隔离槽和第三隔离槽的深度为12-20μm，第四隔离槽、第五隔离槽、第六隔离槽和第八隔离槽的深度为5-7μm。

20、可选地，所述n-阱区的注入剂量为1×1010cm-2 -1×1012cm-2，注入能量为200-400kev；所述p阱区的注入剂量为1×1010cm-2 -1×1012cm-2，注入能量为200-400kev；所述p阱区的掺杂浓度高于所述n-阱区的掺杂浓度。

21、可选地，所述n+注入区和所述p+注入区的注入剂量为2×1013cm-2-2×1014cm-2，注入宽度为5-8μm，注入深度为3-5μm。

22、可选地，所述钝化层的材质为sio2或si3n4，厚度为1-3μm。钝化层用来保护器件避免离子玷污和划伤。

23、可选地，还包括背面金属电极，所述背面金属电极为au或ag。

24、可选地，所述正面金属电极的材质为al或ag。

25、采用上述技术方案，本申请至少具有如下技术效果：

26、(1)采用n+埋层和p外延构成的齐纳二极管辅助scr触发，当esd事件发生时，依靠n+埋层和p外延构成的齐纳二极管击穿产生的漏电流使得寄生电阻上的压降增大，提前开启寄生的npn或pnp三极管，从而使scr导通，降低了触发电压；

27、(2)基于隔离槽将器件结构变为钳位二极管串联一个低电容二极管后再并联一个低电容二极管，器件电容得到降低，适配于高速数据传输电路；

28、(3)第三p+注入区、n型外延和第四p+注入区构成寄生pnp三极管，此处形成的寄生pnp三极管分流，电流通过第四p+注入区泄放出去，增加了电流的泄放路径，削弱了电导调制效应，进一步提高了维持电压避免闩锁；

29、(4)n-阱区的掺杂浓度低于n型外延，使器件边缘电场降低，pn结边缘曲率更加平滑，从而减少漏电；

30、(5)基于隔离槽的结构，使主结和低电容pn结独立开来，也减少了侧边漏电和横向电场干扰。

技术特征：

1.一种高维持低触发的静电释放器件，其特征在于，包括：

2.根据权利要求1所述的高维持低触发的静电释放器件，其特征在于，

3.根据权利要求2所述的高维持低触发的静电释放器件，其特征在于，所述n-阱区的掺杂浓度小于所述n型外延的掺杂浓度。

4.根据权利要求1所述的高维持低触发的静电释放器件，其特征在于，第二隔离槽和第三隔离槽的深度大于第一隔离槽、第七隔离槽和第九隔离槽的深度，第一隔离槽、第七隔离槽和第九隔离槽的深度大于第四隔离槽、第五隔离槽、第六隔离槽和第八隔离槽的深度。

5.根据权利要求4所述的高维持低触发的静电释放器件，其特征在于，所述隔离槽的宽度为1-2μm；第一隔离槽、第七隔离槽和第九隔离槽的深度为7-10μm，第二隔离槽和第三隔离槽的深度为12-20μm，第四隔离槽、第五隔离槽、第六隔离槽和第八隔离槽的深度为5-7μm。

6.根据权利要求4或5所述的高维持低触发的静电释放器件，其特征在于，所述n-阱区的注入剂量为1×1010cm-2-1×1012cm-2，注入能量为200-400kev；所述p阱区的注入剂量为1×1010cm-2-1×1012cm-2，注入能量为200-400kev；所述p阱区的掺杂浓度高于所述n-阱区的掺杂浓度。

7.根据权利要求6所述的高维持低触发的静电释放器件，其特征在于，所述n+注入区和所述p+注入区的注入剂量为2×1013cm-2-2×1014cm-2，注入宽度为5-8μm，注入深度为3-5μm。

8.根据权利要求1所述的高维持低触发的静电释放器件，其特征在于，所述钝化层的材质为sio2或si3n4，厚度为1-3μm。

9.根据权利要求1所述的高维持低触发的静电释放器件，其特征在于，还包括背面金属电极，所述背面金属电极为au或ag。

10.根据权利要求1所述的高维持低触发的静电释放器件，其特征在于，所述正面金属电极的材质为al或ag。

技术总结本发明属于半导体制造技术领域，提供了一种高维持低触发的静电释放器件，包括P型衬底、N+埋层、N型外延、隔离槽、钝化层、N‑阱区、P阱区、N+注入区、P+注入区和正面金属电极。本发明中第二P+注入区、N型外延和第四P+注入区及第三N+注入区、P阱区及第五N+注入区分别构成的寄生PNP、NPN三极管共同组成SCR，P型衬底和N+埋层形成齐纳二极管辅助SCR触发，降低触发电压；第三P+注入区、N型外延和第四P+区构成构成寄生PNP三极管，此处形成的寄生PNP三极管分流，电流通过第四P+注入区泄放出去，增加了电流的泄放路径，削弱了电导调制效应，进一步提高了维持电压，避免闩锁。技术研发人员：时浩,齐露露,陆宇,卞欣彤,陆志超受保护的技术使用者：扬州国宇电子有限公司技术研发日：技术公布日：2024/7/25