用于借助光刻掩模制造功率鳍式场效应晶体管的方法和功率鳍式场效应晶体管与流程

本发明涉及一种用于借助光刻掩模制造功率鳍式场效应晶体管的方法和一种功率鳍式场效应晶体管。

背景技术：

1、在功率电子装置中，使用具有大带隙的半导体如sic或gan。在此，典型地使用具有垂直通道区的功率mosfet。

2、为了提高这种功率mosfet的击穿电压，在沟槽下方布置屏蔽区。由于这些屏蔽区与源极区域连接，所以必须将两部分式控制电极布置在沟槽内，如在文献de 10224201 b4中所述。

3、这里的缺点是，沟槽必须非常宽，使得功率mosfet的间距(pitch)尺寸并且接通电阻大。

4、在通常p掺杂的屏蔽区之间，在两个相邻的沟槽之间形成所谓的jfet，其用于在短路情况下限制通过通道区域的电流。为此，借助于通过光刻而结构化的掩模来对p掺杂的屏蔽区进行注入。

5、这里的缺点是，由此使两个p掺杂的屏蔽区之间的距离遭受工艺波动，该工艺波动影响对短路电流的限制。

技术实现思路

1、本发明的任务是，克服这些缺点。

2、根据本发明的方法用于制造功率鳍式场效应晶体管，所述功率鳍式场效应晶体管具有两部分式控制电极和半导体本体，所述半导体本体具有第二连接区域和漂移层，其中，第二连接区域形成半导体本体的正面，所述方法包括：借助第一光刻步骤在半导体本体的正面上产生第一结构化掩模，其中，第一结构化掩膜具有氧化物区域、第一开口区域和第二开口区域，其中，第一开口区域和第二开口区域暴露半导体本体的正面；借助从半导体本体的正面出发直至漂移层中的第一蚀刻过程在第一开口区域下方产生第一沟槽并且在第二开口区域下方产生第二沟槽，其中，第一沟槽和第二沟槽基本彼此平行地布置并且彼此交替，其中，第二沟槽具有比第一沟槽小的宽度；将多晶硅层施加到半导体本体的正面上，使得第一沟槽和第二沟槽被填充；将各向同性的氧化物层施加到半导体本体的正面上，并且借助第二光刻步骤在所述各向同性的氧化物层上产生第二结构化掩模，其中，所述第二结构化掩模在第一沟槽上方开口。该方法还包括：借助第二蚀刻过程去除第一沟槽上方的各向同性的氧化物层，借助第三蚀刻过程去除第一沟槽内的多晶硅层，以及借助第一注入过程在第一沟槽下方产生屏蔽区。此外该方法包括：借助第四蚀刻过程去除第二沟槽上方的各向同性氧化物层和第二沟槽内的多晶硅层；氧化所述正面，使得另一氧化物层布置在所述正面上；并且借助第五蚀刻过程加宽第一沟槽和第二沟槽，使得在第一沟槽与第二沟槽之间产生鳍片，鳍片具有小于500nm的宽度。此外该方法包括：借助退火激活屏蔽区；并且在第一沟槽内产生两部分式控制电极。

3、这里的优点是，在屏蔽区和第二沟槽的侧壁之间产生短路电流限制作用。这使得容忍工艺波动。尽管使用第二光刻掩模来打开第一沟槽，但屏蔽注入的位置不会遭受校准误差，因为屏蔽区的位置由沟槽本身预给定。

4、在扩展构造中，第一结构化掩模具有氮化物区域，其中，氧化物区域布置在氮化物区域上。

5、在此有利的是，防止了鳍片上侧面的氧化。

6、在另一构型中，借助第二注入过程在第二沟槽下方产生扩展区，其中，第二注入能量具有在60kev和2500kev之间的值。

7、这里的优点是接通电阻低。

8、在扩展构造中，第一蚀刻过程和第二蚀刻过程是各向异性的等离子蚀刻过程。

9、在此有利的是，结构化掩模可以以最小的加宽被转移到处于其下面的层中。

10、在一个构型中，第一注入过程具有在30kev至2700kev范围内的第一注入能量。

11、这里的优点是，屏蔽区在沟槽底部中在要保护的栅极氧化物下方形成，从而在没有间距损失的情况下实现最大屏蔽效果。

12、具有两部分式控制电极的功率鳍式场效应晶体管具有半导体本体，所述半导体本体具有漂移层和第二连接区域。第二连接区域布置在漂移层上方，第一沟槽和第二沟槽从第二连接区域出发延伸至漂移层中。第一沟槽和第二沟槽彼此交替地布置，第二沟槽具有比第一沟槽小的宽度，并且在第一沟槽下方布置屏蔽区。屏蔽区直接邻接第一沟槽，其中，屏蔽区与源极区域导电连接。在第一沟槽内分别布置一个两部分式控制电极，其中，每个两部分式控制电极分别与第一沟槽下方的屏蔽区电绝缘。根据本发明，在第一沟槽和第二沟槽之间布置鳍片，其中，鳍片具有最大500nm的宽度。

13、这里的优点是，短路电流受到屏蔽区的空间电荷区和第二沟槽的相对沟槽壁的限制。此外有利的是，减少了工艺变化性对短路电流和接通电阻的影响。

14、在扩展构造中，在第二沟槽下方布置有扩展区。

15、这里的优点是，电流传播高并且接通电阻低。

16、在另一构型中，屏蔽区是p掺杂的并且具有至少1e18/cm3的掺杂剂浓度。

17、在此有利的是，可以成本有利地将高注入剂量引入沟槽底部下方并且以低注入能量产生较深的区。

18、在一个构型中，半导体本体包括sic。

19、这里的优点是，可以使用铝用于注入，铝容易被激活。

20、在扩展构造中，半导体本体包括gan。

21、在此有利的是，临界场强度和电子迁移率高。

22、进一步的优点从下面对实施例的描述中以及后面的技术方案中得出。

技术特征：

1.用于制造具有两部分式控制电极的功率鳍式场效应晶体管的方法(100)，其中，所述功率鳍式场效应晶体管包括半导体本体，所述半导体本体具有第二连接区域和漂移层，其中，所述第二连接区域形成所述半导体本体的正面，所述方法具有以下步骤：

2.根据权利要求1所述的方法(100)，其特征在于，所述第一结构化掩模具有氮化物区域，其中，所述氧化物区域布置在所述氮化物区域上。

3.根据权利要求1或2所述的方法(100)，其特征在于，借助第二注入过程在第二沟槽下方产生扩展区，其中，第二注入能量具有在60kev和2500kev之间的值。

4.根据前述权利要求之一所述的方法，其特征在于，第一蚀刻过程和第二蚀刻过程是各向异性的等离子蚀刻过程。

5.根据前述权利要求之一所述的方法，其特征在于，第一注入过程具有在30kev至2700kev范围内的第一注入能量。

6.功率鳍式场效应晶体管(200)，其具有两部分式控制电极和半导体本体(201)，所述半导体本体具有漂移层(203)和第二连接区域(205)，其中，所述第二连接区域(205)布置在所述漂移层(203)上方，并且第一沟槽(206)和第二沟槽(207)从第二连接区域(205)出发延伸至漂移层(203)中，其中，第一沟槽(206)和第二沟槽(207)彼此交替地布置，其中，第二沟槽(207)具有比第一沟槽(206)小的宽度，其中，在第一沟槽(206)下方布置屏蔽区(211)，其中，所述屏蔽区(211)直接邻接第一沟槽(206)并且所述屏蔽区(211)与源极区域(210)导电连接，在第一沟槽(206)内分别布置两部分式控制电极(201)，每个两部分式控制电极(201)分别与第一沟槽(206)下方的屏蔽区(211)电绝缘，其特征在于，在第一沟槽(206)和第二沟槽(207)之间布置有鳍片(212)，所述鳍片(212)具有最大500nm的宽度。

7.根据权利要求6所述的功率鳍式场效应晶体管(200)，其特征在于，扩展区(213)布置在所述第二沟槽(207)下方。

8.根据权利要求6或7所述的功率鳍式场效应晶体管(200)，其特征在于，所述屏蔽区是p掺杂的并且具有至少1e18/cm3的掺杂剂浓度。

9.根据权利要求6至8之一所述的功率鳍式场效应晶体管(200)，其特征在于，所述半导体本体(201)包括sic。

10.根据权利要求6至8之一所述的功率鳍式场效应晶体管(200)，其特征在于，所述半导体本体(201)包括gan。

技术总结本发明涉及用于制造具有两部分式控制电极的功率鳍式场效应晶体管的方法(100)，所述功率鳍式场效应晶体管包括半导体本体，半导体本体具有第二连接区域和漂移层，第二连接区形成所述半导体本体的正面，所述方法具有以下步骤：借助第一光刻步骤在半导体本体的正面上产生(105)第一结构化掩模，其中，第一结构化掩膜具有氧化物区域、第一开口区域和第二开口区域，其中，第一开口区域和第二开口区域暴露半导体本体的正面；借助从半导体本体的正面出发直至漂移层中的第一蚀刻过程在第一开口区域下方产生(110)第一沟槽并且在第二开口区域下方产生第二沟槽，其中，第一沟槽和第二沟槽基本上彼此平行地布置并且交替，其中，第二沟槽具有比第一沟槽小的宽度；将多晶硅层施加(115)到半导体本体的正面上，使得第一沟槽和第二沟槽被填充；将各向同性氧化物层施加(120)到半导体本体的正面上；借助第二光刻步骤在各向同性氧化物层上产生(125)第二结构化掩模，其中，第二结构化掩模在第一沟槽上方是开口的；借助第二蚀刻过程去除(130)第一沟槽上方的各向同性氧化物层；借助第三蚀刻过程去除(135)第一沟槽内的多晶硅层；借助第一注入过程在第一沟槽下方产生(140)屏蔽区；借助第四蚀刻过程去除(145)第二沟槽上方的各向同性氧化物层和第二沟槽内的多晶硅层；将所述正面(150)氧化，使得另一氧化物层布置在所述正面上；借助第五蚀刻过程加宽(155)第一沟槽和第二沟槽，使得在第一沟槽与第二沟槽之间产生鳍片，其中，所述鳍片具有小于500nm的宽度；借助退火激活(160)屏蔽区；以及在第一沟槽内产生(165)两部分式控制电极。技术研发人员：J·巴林豪斯,A·马丁内斯-利米亚,D·克雷布斯受保护的技术使用者：罗伯特·博世有限公司技术研发日：技术公布日：2024/7/29