一种线性忆阻器的等效电路

本发明涉及模数转换，尤其涉及一种线性忆阻器的等效电路。

背景技术：

1、当有电荷通过时，忆阻器的电阻值会随着通过忆阻器总电荷量的变化而变化；当电荷保持不变时，忆阻器的电阻值也保持这时刻之前的值不变。忆阻器被认为是后摩尔时代的理想器件选择，其高低阻态的转换可以看作数字系统中的0和1，也可以看作传统晶体管的开和关状态。因此忆阻器可以取代电路中的多个晶体管，从而简化电路。同时，基于忆阻器的无源、非易失性存储、开关速度快和器件尺寸小等特性，可以使电路的功耗更低、集成度更高，拥有宽阔的应用前景。

2、目前的忆阻器等效电路大都为单端输入，单端输出且电路结构复杂。

技术实现思路

1、有鉴于此，本发明的目的是提供一种线性忆阻器的等效电路，可以实现双端输入，简化电路结构。

2、为了解决上述问题之一，第一方面，本发明提供了一种线性忆阻器的等效电路，包括第一端口、第二端口、信号输入模块、信号处理模块和信号输出模块；

3、所述第一端口和所述第二端口连接所述信号输入模块的输入端；所述信号输入模块的输出端连接所述信号处理模块的输入端；所述信号处理模块的输出端连接所述信号输出模块的输入端，所述信号输出模块的第一输出端连接所述第一端口、所述信号输出模块的第二输出端连接所述第二端口；

4、所述信号输入模块用于调节输入信号，所述信号处理模块用于存储并输出用于控制所述信号输出模块开启和关闭的电平；

5、所述信号输出模块用于确认输出通路。

6、可选地，所述信号输入模块包括第一运算放大器、第一电阻、第二电阻、第三电阻和第四电阻；所述第一电阻的一端与所述第一端口连接、第一电阻的另一端与所述运算放大器的正相输入端和所述第三电阻连接；所述第三电阻的另一端接地；所述第二电阻的一端与所述第二端口连接、所述第二电阻的另一端与所述运算放大器的反相输入端和所述第四电阻连接；所述第四电阻与所述第一运算放大器的输出端连接；所述运算放大器的正电源输入端与电源的正极连接，所述运算放大器的负电源输入端与电源的负极连接构成减法运算放大电路；所述信号输入模块的输出端包括所述第一运算放大器的输出端。

7、可选地，所述信号处理模块包括第一电压比较器、第二电压比较器和寄存器；所述寄存器包括第一与非门和第二与非门；

8、所述第一电压比较器的输出端连接所述第一与非门，所述第二电压比较器的输出端连接所述第二与非门；

9、所述信号处理模块的输入端包括所述第一电压比较器的输入端和所述第二电压比较器的输入端；

10、所述信号处理模块的输出端包括所述第一与非门的输出端和所述第二与非门的输出端。

11、可选地，所述信号处理模块还包括第五电阻、第一电容；所述第一电压比较器包括第六电阻、第七电阻和第二运算放大器；所述第一电压比较器包括第八电阻、第九电阻和第三运算放大器；

12、所述第五电阻的一端与所述信号输入模块的输出端连接，所述第五电阻的另一端与所述第一电容的一端、第二运算放大器反相输入端和第三运算放大器的同相输入端连接；所述第一电容的另一端接地；

13、所述第六电阻的一端与所述第二运算放大器的正电源输入端连接、所述第六电阻的另一端与所述第二运算放大器的输出端连接；所述第七电阻的一端与所述第二运算放大器的负电源输入端相连接、所述第七电阻的另一端与所述第二运算放大器的输出端连接；

14、所述第八电阻的一端与所述第三运算放大器的正电源输入端连接、所述第八电阻的另一端与所述第三运算放大器的输出端连接；所述第九电阻的一端与所述第三运算放大器的负电源输入端相连接、所述第九电阻的另一端与所述第三运算放大器的输出端连接。

15、可选地，所述第一电压比较器还包括第一电压源，所述第二电压比较器还包括第二电压源；

16、所述第一电压源的负极接地、所述第一电压源的正极与所述第二运算放大器的正相输入端连接；

17、所述第二电压源的正极接地、所述第二电压源的负极与所述第三运算放大器的反相输入端连接。

18、可选地，所述信号输出模块包括第一控制开关、第二控制开关、第一输出电阻和第二输出电阻；

19、所述第一与非门的输出端与所述第一控制开关的正极连接，所述第二与非门的输出端与所述第二控制开关的正极连接；

20、所述第一输出电阻的一端与所述第一控制开关的固定触发端连接，所述第一输出电阻的另一端与所述第二端口连接，所述第一控制开关的活动触发端与所述第一端口连接；所述第二输出电阻的一端与所述第二控制开关的固定触发端连接、所述第二输出电阻的另一端与所述第二端口连接，所述第二控制开关的开活动触发端与第二端口连接。

21、实施本发明包括以下有益效果：本发明利用第一端口、第二端口、信号输入模块、信号处理模块和信号输出模块组成忆阻器的等效电路，通过第一端口和第二端口连接信号输入模块的输入端；信号输入模块的输出端连接信号处理模块的输入端；信号处理模块的输出端连接信号输出模块的输入端，实现双端口输入，两个输入端口均直接与信号输入模块连接，不需要使其中一个端口接地，简化忆阻器等效电路结构。

技术特征：

1.一种线性忆阻器的等效电路，其特征在于，包括第一端口、第二端口、信号输入模块、信号处理模块和信号输出模块；

2.根据权利要求1所述的等效电路，其特征在于，所述信号输入模块包括第一运算放大器、第一电阻、第二电阻、第三电阻和第四电阻；

3.根据权利要求1所述的等效电路，其特征在于，所述信号处理模块包括第一电压比较器、第二电压比较器和寄存器；

4.根据权利要求3所述的方法，其特征在于，所述信号处理模块还包括第五电阻、第一电容；

5.根据权利要求4所述的等效电路，其特征在于，所述第一电压比较器还包括第一电压源，所述第二电压比较器还包括第二电压源；

6.根据权利要求3所述的等效电路，其特征在于，所述信号输出模块包括第一控制开关、第二控制开关、第一输出电阻和第二输出电阻；

技术总结本方案涉及一种线性忆阻器的等效电路，包括第一端口、第二端口、信号输入模块、信号处理模块和信号输出模块，第一端口和第二端口连接信号输入模块的输入端，信号输入模块的输出端连接信号处理模块的输入端，信号处理模块的输出端连接信号输出模块的输入端，信号输出模块的第一输出端连接第一端口、信号输出模块的第二输出端连接第二端口，信号输入模块用于调节输入信号，信号处理模块用于存储并输出用于控制信号输出模块开启和关闭的电平，信号输出模块用于确认输出通路。本发明可以实现双端口输入，实现忆阻器非易失性存储的特性和高阻值和低阻值的转换，应用于模数转换技术领域。技术研发人员：刘振,戴国树,黄慧燕,陈晓媚,朱冠耀受保护的技术使用者：广东工业大学技术研发日：技术公布日：2024/1/15