测试电路与在存储器转储操作中读取存储器装置数据的方法与流程

本发明涉及一种用于执行存储器转储的电路与其对应方法。

背景技术：

1、扫描式转储(scan dump)和存储器转储(memory dump)操作是在开发板上针对制造的芯片执行诊断时所需的两种常见操作。当错误或非预期的例外事件发生时，这些操作可被用于除错阶段以确定导致错误的原因。扫描转储涉及读取芯片的所有寄存器内容，而存储器转储涉及读取芯片的所有存储器内容。当错误或非预期的例外事件发生时，系统会将芯片的时钟停止，并开启另一频率较低的扫描时钟，接着执行扫描式转储和存储器转储。

2、在扫描式转储操作中，每个寄存器的内容以串联的顺序转移到输出扫描引脚。类似地，存储器转储操作会读取芯片内存储器的全部或部分内容并将其输出。通过分析这些内容，例如，将其与主机端模拟器在相同条件下所产生的黄金图样(golden pattern)做比较，以确定错误或例外事件发生的原因。

3、由于存储器转储通常需要读出所有存储器储存的内容，且由芯片外部的装置来执行转储的指令时间较长，随着芯片内配置的存储器数量增加，存储器转储操作所需的时间也大幅增加，因而产生存储器转储操作过度耗时的问题。

4、为解决此问题，需要一种可有效地执行存储器转储的电路与对应方法。

技术实现思路

1、本发明的目的在于提供一种可有效地执行存储器转储的电路与对应方法，以解决传统存储器转储操作耗时过久的问题。

2、根据本发明一实施例，一种测试电路，耦接一存储器装置，用于在一存储器转储操作中读取存储器装置所储存的数据，包括一转储控制器与一图样产生电路。转储控制器用于响应于一处理器对于存储器转储模式的设定触发图样产生电路开始图样产生操作。图样产生电路用于在图样产生操作中产生多个控制信号，并将控制信号提供至存储器装置，其中控制信号至少包括一地址信号、一存储器致能信号与一读取致能信号，地址信号包括被安排在处理器的多个连续时钟周期的多个存储器地址，用于在多个连续时钟周期读取多个存储器地址所储存的数据。

3、根据本发明的另一实施例，一种用于在存储器转储操作中读取存储器装置数据的方法，包括：响应于一处理器对于一存储器转储模式的设定产生多个控制信号，其中控制信号至少包括一地址信号、一存储器致能信号与一读取致能信号，并且地址信号包括被安排在处理器的多个连续时钟周期的多个存储器地址，用于在多个连续时钟周期读取多个存储器地址所储存的数据；将控制信号提供至存储器装置；以及响应于控制信号依序在连续时钟周期读取存储器地址所储存的数据。

技术特征：

1.一种测试电路，耦接一存储器装置，用于在一存储器转储操作中读取所述存储器装置所储存的数据，包括：

2.根据权利要求1所述的测试电路，其特征在于，所述测试电路在所述处理器的一既定数量的时钟周期内完成所述既定数量次的数据读取操作。

3.根据权利要求1所述的测试电路，其特征在于，所述转储控制器还响应于所述存储器转储模式的设定产生一起始信号，并且所述测试电路还包括：

4.根据权利要求3所述的测试电路，其特征在于，所述调度器还计数一既定时间，所述既定时间与所述多个寄存器的一数量相关，在所述既定时间届期时，所述调度器还将所述多个寄存器所储存的所述数据读出，并发出一通知信号。

5.根据权利要求4所述的测试电路，其特征在于，所述图样产生电路响应于所述通知信号接续于所述地址信号内安排多个尚未被读取的存储器地址，并且产生对应的所述地址信号、所述存储器致能信号与所述读取致能信号。

6.一种方法，用于在一存储器转储操作中读取一存储器装置的数据，包括：

7.根据权利要求6所述的方法，其特征在于，在所述处理器的一既定数量的时钟周期内，所述存储器装置输出所述既定数量个存储器地址所储存的所述数据。

8.根据权利要求6所述的方法，其特征在于，还包括：

9.根据权利要求8所述的方法，其特征在于，还包括：

10.根据权利要求9所述的方法，其特征在于，还包括：

技术总结本发明提供一种测试电路，其耦接一存储器装置，用于在一存储器转储操作中读取存储器装置所储存的数据，包括一转储控制器与一图样产生电路。转储控制器用于响应于一处理器对于存储器转储模式的设定触发图样产生电路开始图样产生操作。图样产生电路用于在图样产生操作中产生多个控制信号，并将控制信号提供至存储器装置。控制信号至少包括一地址信号、一存储器致能信号与一读取致能信号。地址信号包括被安排于处理器的多个连续时钟周期的多个存储器地址，用于在多个连续时钟周期读取多个存储器地址所储存的数据。技术研发人员：邓力玮,陈莹晏,陈志通受保护的技术使用者：瑞昱半导体股份有限公司技术研发日：技术公布日：2024/1/16