磁存储器件参数读取电路及电子设备的制作方法

本发明涉及半导体器件参数读取，特别是涉及一种磁存储器件参数读取电路及电子设备。

背景技术：

1、磁性存储器历经三代变革，由于集成电路工艺加工水平的限制，器件的生产良率仍然存在较大的提升空间。磁性存储器件的设计与制造中，因磁性存储器件的器件参数不够理想，造成读取电路读取该器件参数后往往会输出错误结果，因此读取电路的可靠性需要进行改进。一般的读取电路除了存储单元和时域读取电路外还需要额外的预充电电压、预充电控制电路以及采样和保持电路，结构设计较为麻烦，占用版图面积较大，同时在器件参数不理想时较容易输出错误结果，适用性较差。

技术实现思路

1、基于此，有必要针对上述技术问题，提供一种可提高输出的读取结果可靠性的，结构较简单的一种磁存储器件参数读取电路及电子设备。

2、本发明提供了一种磁存储器件参数读取电路，所述读取电路包括：

3、开关电路、第一充放电元件、第二充放电元件、第一整形电路、第二整形电路与相位检测电路，所述开关电路具有第一检测端与第二检测端，分别用于连接第一磁存储器件与第二磁存储器件，第一磁存储器件与第二磁存储器件的磁化状态相反，且为磁性存储阵列中的一个互补单元；

4、所述开关电路用于所述第一充放电元件与第二充放电元件充电，或者分别通过第一磁存储器件与第二磁存储器件放电；

5、所述第一整形电路与第二整形电路分别用于将第一充放电元件的端电压与第二充放电元件的端电压整形为迅速变化的第一电压信号时域波形与第二电压信号时域波形，所述相位检测电路用于检测第一电压信号时域波形与第二电压信号时域波形的相位差，并在所述相位差大于第一阈值时输出与所述互补单元中器件参数对应可靠的读出结果。

6、在其中一个实施例中，所述第一整形电路与第二整形电路分别为第一整形反相器与第二整形反相器，分别用于将第一充放电元件与第二充放电元件的端电压转换为反相的方波信号。

7、在其中一个实施例中，所述第一充放电元件与第二充放电元件为负载电容。

8、在其中一个实施例中，所述开关电路包括第一开关管与第二开关管，所述第一开关管的第一端用于连接第一电压，第二端分别连接所述第二开关管的第一端，以及第一充放电元件，所述第二开关管的第二端用于连接第一磁存储器件。

9、在其中一个实施例中，所述开关电路还包括第三开关管与第四开关管，所述第三开关管的第一端用于连接第一电压，第二端分别连接所述第四开关管的第一端，以及第二充放电元件，所述第四开关管的第二端用于连接第二磁存储器件。

10、在其中一个实施例中，所述第一开关管与第三开关管为pmos管，所述第二开关管与第四开关管为nmos管。

11、在其中一个实施例中，其特征在于，所述相位检测电路包括延时电路、第一d触发器和第二d触发器，所述延时电路用于将所述第一电压信号时域波形与第二电压信号时域波形的时序延时后分别输入第二d触发器与第一d触发器。

12、在其中一个实施例中，所述延时电路包括第一可编程延时链与第二可编程延时链，所述第一可编程延时链用于将所述第一电压信号时域波形的时序延时后输入第二d触发器的数据输入端，所述第二可编程延时链用于将所述第二电压信号时域波形的时序延时后输入第一d触发器的数据输入端，所述第一d触发器和第二d触发器的时钟信号输入端分别输入所述第一电压信号时域波形与第二电压信号时域波形。

13、在其中一个实施例中，所述相位检测电路还包括或门，所述或门的输入端分别连接第一d触发器与第二d触发器的输出端。

14、本发明还提供了一种电子设备，所述电子设备包括上述所述的磁存储器件参数读取电路。

15、上述磁存储器件参数读取电路及电子设备，采用充电后的第一充放电元件与第二充放电元件分别对磁性存储阵列中磁化状态相反的两个磁存储器件构成的互补单元进行放电，通过第一整形电路与第二整形电路对端电压整形后输出第一电压信号时域波形与第二电压信号时域波形，相位检测电路检测到第一电压信号时域波形与第二电压信号时域波形后，获得第一电压信号时域波形与第二电压信号时域波形的相位差，并在该相位差大于第一阈值时可靠的读取结果。在面对因器件参数不理想引起的第一电压信号时域波形与第二电压信号时域波形的相位较近而可能造成相互干扰导致的读出结果较容易出错时，相位检测电路160通过设置第一阈值将该读出结果视为不可靠结果，从而提高了输出读取结果的可靠性和正确率。该读取电路结构较简单，适用性较强。

技术特征：

1.一种磁存储器件参数读取电路，其特征在于，所述读取电路包括：

2.根据权利要求1所述的磁存储器件参数读取电路，其特征在于，所述第一整形电路与第二整形电路分别为第一整形反相器与第二整形反相器，分别用于将第一充放电元件与第二充放电元件的端电压转换为反相的方波信号。

3.根据权利要求1所述的磁存储器检测电路，其特征在于，所述第一充放电元件与第二充放电元件为负载电容。

4.根据权利要求1所述的磁存储器件参数读取电路，其特征在于，所述开关电路包括第一开关管与第二开关管，所述第一开关管的第一端用于连接第一电压，第二端分别连接所述第二开关管的第一端，以及第一充放电元件，所述第二开关管的第二端用于连接第一磁存储器件。

5.根据权利要求4所述的磁存储器件参数读取电路，其特征在于，所述开关电路还包括第三开关管与第四开关管，所述第三开关管的第一端用于连接第一电压，第二端分别连接所述第四开关管的第一端，以及第二充放电元件，所述第四开关管的第二端用于连接第二磁存储器件。

6.根据权利要求5所述的磁存储器件参数读取电路，其特征在于，所述第一开关管与第三开关管为pmos管，所述第二开关管与第四开关管为nmos管。

7.根据权利要求1至6中任意一项所述的磁存储器件参数读取电路，其特征在于，所述相位检测电路包括延时电路、第一d触发器和第二d触发器，所述延时电路用于将所述第一电压信号时域波形与第二电压信号时域波形的时序延时后分别输入第二d触发器与第一d触发器。

8.根据权利要求7所述的磁存储器件参数读取电路，其特征在于，所述延时电路包括第一可编程延时链与第二可编程延时链，所述第一可编程延时链用于将所述第一电压信号时域波形的时序延时后输入第二d触发器的数据输入端，所述第二可编程延时链用于将所述第二电压信号时域波形的时序延时后输入第一d触发器的数据输入端，所述第一d触发器和第二d触发器的时钟信号输入端分别输入所述第一电压信号时域波形与第二电压信号时域波形。

9.根据权利要求8所述的磁存储器件参数读取电路，其特征在于，所述相位检测电路还包括或门，所述或门的输入端分别连接第一d触发器与第二d触发器的输出端。

10.一种电子设备，其特征在于，所述电子设备包括权利要求1至9中任意一项所述的磁存储器件参数读取电路。

技术总结本发明涉及一种磁存储器件参数读取电路及电子设备，该读取电路包括：开关电路、第一充放电元件、第二充放电元件、第一整形电路、第二整形电路与相位检测电路，开关电路用于连接第一磁存储器件与第二磁存储器件，第一磁存储器件与第二磁存储器件的磁化状态相反，且为磁性存储阵列中的一个互补单元；开关电路用于控制第一充放电元件与第二充放电元件充电，或者通过互补单元放电；第一整形电路与第二整形电路分别用于将第一充放电元件与第二充放电元件的端电压整形为迅速变化的第一电压信号时域波形与第二电压信号时域波形，并经相位检测电路检测相位差后，输出与器件参数对应的可靠的读出结果。本发明提高了读取结果可靠性，且结构较简单。技术研发人员：欧乾雷,张和,王昭昊受保护的技术使用者：致真存储（北京）科技有限公司技术研发日：技术公布日：2024/1/15