一种存储装置及芯片的制作方法

本发明涉及存储结构设计领域，特别是涉及一种存储装置及芯片。

背景技术：

1、随着集成电路制造水平的不断发展，芯片的性能越来越好，芯片内部的结构也越来越复杂。芯片进行数据存储和交互都需要依靠芯片内的存储器实现，存储器的带宽对芯片的性能有很大的影响。相关技术中，为了保证存储器的带宽能够匹配外部总线接口的带宽，需要使存储器的频率与外部总线接口的频率保持相同且存储器的位宽与外部总线接口的位宽保持相同，这就限制了芯片必须使用高频存储器进行数据存储和交互。然而存储器的频率过高往往会引发芯片时序收敛困难、功耗大以及散热困难等问题。

技术实现思路

1、本发明的目的是提供一种存储装置及芯片，在保证芯片满足外部总线接口要求的带宽的前提下，将芯片内部的存储器的频率降低，有助于芯片的时序收敛，还可降低芯片损耗，利于芯片内部散热。

2、为解决上述技术问题，本发明提供了一种存储装置，包括存储器接口和存储器，所述存储器的数量不少于两个；

3、所述存储器接口的第一侧与外部总线接口连接，所述存储器接口的第二侧与各个所述存储器连接，所述存储器接口用于根据所述外部总线接口发送的外部总线命令对各个所述存储器进行数据读写操作；

4、所述存储器接口的第二侧的数据位宽与各个所述存储器的数据位宽之和相等，所述存储器接口的第一侧的数据带宽等于所述外部总线接口的数据带宽等于所述存储器接口的第二侧的数据带宽。

5、一方面，所述存储器接口包括译码器、异步命令处理模块、控制器、与各个所述存储器一一对应的写数据存储模块以及与各个所述存储器一一对应的读数据存储模块；

6、所述译码器用于将所述外部总线命令进行译码并将译码后的外部总线命令发送至所述异步命令处理模块，根据译码后的外部总线命令确定所述外部总线接口发送的数据及字节使能信号，将从所述读数据存储模块中读取的数据反馈至所述外部总线接口；

7、所述异步命令处理模块用于将所述外部总线命令由所述外部总线接口对应的时钟域转换到所述存储器对应的时钟域，并将完成跨时钟域转换后的外部总线命令发送至所述控制器；

8、所述控制器用于对所述外部总线命令进行解析得到读写操作信息，基于所述读写操作信息确定待进行数据读写操作的目标存储器，同时触发所述目标存储器对应的写数据存储模块或读数据存储模块；

9、所述写数据存储模块用于在被触发后存储所述外部总线接口通过所述译码器发送的数据和所述字节使能信号，并基于所述字节使能信号将所述数据存储于与自身连接的存储器内；

10、所述读数据存储模块用于在被触发后存储从与自身连接的存储器中读取出的数据，并将读取出的数据发送至所述译码器。

11、另一方面，所述译码器还用于判断所述外部总线命令是否为有效命令；

12、若所述外部总线命令为所述有效命令，则执行将所述译码后的外部总线命令发送至所述异步命令处理模块的操作；

13、若所述外部总线命令不为所述有效命令，则向所述外部总线接口反馈命令异常的提示信息。

14、另一方面，所述异步命令处理模块还用于将所述外部总线命令进行缓冲排队，以防止所述外部总线命令丢失。

15、另一方面，所述控制器具体用于将通过对所述外部总线命令进行解析得到的数据读写操作类型、数据操作地址以及片选信号发送至所述目标存储器，其中，所述数据操作类型包括写操作和读操作，所述目标存储器为所述数据操作地址按照预设地址映射规则转换后得到的内部地址对应的存储器；

16、在所述数据读写操作类型为所述写操作时，触发所述目标存储器对应的写数据存储模块将所述外部总线接口发送的数据存储至所述目标存储器的所述内部地址中；

17、在所述数据读写操作类型为所述读操作时，触发所述目标存储器对应的读数据存储模块从所述目标存储器的所述内部地址中读取数据并发送至所述外部总线接口。

18、另一方面，所述译码器具体用于将所述外部总线命令进行译码并将译码后的外部总线命令发送至所述异步命令处理模块；

19、在所述数据读写操作类型为所述写操作时，将所述外部总线接口发送的数据转发至所述数据操作地址按照所述预设地址映射规则转换后得到的内部地址对应的存储器；

20、在所述数据读写操作类型为所述读操作时，从所述数据操作地址按照所述预设地址映射规则转换后得到的内部地址中读取所述读数据存储模块反馈的数据。

21、另一方面，在所述数据读写操作类型为所述写操作中的单拍写操作或所述读操作中的单拍读操作时，所述预设地址映射规则为：所述数据操作地址与所述目标存储器的内部地址一一对应。

22、另一方面，在所述数据读写操作类型为所述写操作中的连续写操作或所述读操作中的连续读操作时，所述预设地址映射规则为：所述数据操作地址中第i组数据操作子地址分别与n个所述目标存储器中的第i位内部地址一一对应，所述数据操作子地址中每连续n位划分为一组所述数据操作子地址，n为所述目标存储器的数量，i为整数，n为不小于2的整数。

23、另一方面，所述控制器还用于在确定所述数据读写操作类型为所述读操作之后，获取所述目标存储器对应的读数据存储模块发送的空信号，其中，所述空信号表示所述读数据存储模块中存在剩余存储空间；

24、在获取到所述目标存储器对应的读数据存储模块发送的空信号之后，进入触发所述目标存储器对应的读数据存储模块从所述目标存储器中的数据操作地址中读取数据并发送至所述外部总线接口的步骤。

25、为解决上述技术问题本申请还提供了一种芯片，包括上述任一存储装置。

26、本申请的有益效果在于提供了一种存储装置及芯片，包括存储器接口以及数量不少于两个的存储器，存储器接口的两侧分别连接外部总线接口以及多个存储器，在外部总线接口的数据带宽固定的情况下，由于存储器接口的第二侧的数据位宽扩展为多个存储器的数据位宽之和，使得存储器接口的第二侧的频率降低，对各个存储器的频率的要求也相应降低，从而实现在保证芯片满足外部总线接口要求的带宽的前提下，将芯片内部的存储器的频率降低，有助于芯片的时序收敛，还可降低芯片损耗，利于芯片内部散热。

技术特征：

1.一种存储装置，其特征在于，包括存储器接口和存储器，所述存储器的数量不少于两个；

2.如权利要求1所述的存储装置，其特征在于，所述存储器接口包括译码器、异步命令处理模块、控制器、与各个所述存储器一一对应的写数据存储模块以及与各个所述存储器一一对应的读数据存储模块；

3.如权利要求2所述的存储装置，其特征在于，所述译码器还用于判断所述外部总线命令是否为有效命令；

4.如权利要求2所述的存储装置，其特征在于，所述异步命令处理模块还用于将所述外部总线命令进行缓冲排队，以防止所述外部总线命令丢失。

5.如权利要求2所述的存储装置，其特征在于，所述控制器具体用于将通过对所述外部总线命令进行解析得到的数据读写操作类型、数据操作地址以及片选信号发送至所述目标存储器，其中，所述数据操作类型包括写操作和读操作，所述目标存储器为所述数据操作地址按照预设地址映射规则转换后得到的内部地址对应的存储器；

6.如权利要求5所述的存储装置，其特征在于，所述译码器具体用于将所述外部总线命令进行译码并将译码后的外部总线命令发送至所述异步命令处理模块；

7.如权利要求6所述的存储装置，其特征在于，在所述数据读写操作类型为所述写操作中的单拍写操作或所述读操作中的单拍读操作时，所述预设地址映射规则为：所述数据操作地址与所述目标存储器的内部地址一一对应。

8.如权利要求6所述的存储装置，其特征在于，在所述数据读写操作类型为所述写操作中的连续写操作或所述读操作中的连续读操作时，所述预设地址映射规则为：所述数据操作地址中第i组数据操作子地址分别与n个所述目标存储器中的第i位内部地址一一对应，所述数据操作子地址中每连续n位划分为一组所述数据操作子地址，n为所述目标存储器的数量，i为整数，n为不小于2的整数。

9.如权利要求5至8任一项所述的存储装置，其特征在于，所述控制器还用于在确定所述数据读写操作类型为所述读操作之后，获取所述目标存储器对应的读数据存储模块发送的空信号，其中，所述空信号表示所述读数据存储模块中存在剩余存储空间；

10.一种芯片，其特征在于，包括如权利要求1至9任一项所述的存储装置。

技术总结本发明公开了一种存储装置及芯片，涉及存储结构设计领域，包括存储器接口以及数量不少于两个的存储器，存储器接口的两侧分别连接外部总线接口以及多个存储器，在外部总线接口的数据带宽固定的情况下，由于存储器接口的第二侧的数据位宽扩展为多个存储器的数据位宽之和，使得存储器接口的第二侧的频率降低，对各个存储器的频率的要求也相应降低，从而实现在保证芯片满足外部总线接口要求的带宽的前提下，将芯片内部的存储器的频率降低，有助于芯片的时序收敛，还可降低芯片损耗，利于芯片内部散热。技术研发人员：张亮,孙华锦,袁涛,张磊受保护的技术使用者：山东云海国创云计算装备产业创新中心有限公司技术研发日：技术公布日：2024/1/5