DRAM存储设备、DRAM存储设备的控制方法、装置、电子设备和介质与流程

本公开涉及电路，特别是涉及一种dram存储设备、dram存储设备的控制方法、电子设备、计算机可读存储介质和计算机程序产品。

背景技术：

1、动态随机存取存储器(dynamic random access memory，dram)是一种半导体存储器。一个dram基础单元可以可由一个电容和一个晶体管组成，当电容中存有电荷时，dram中存储比特信息“1”，当电容中不存有电荷时，dram中存储比特信息“0”，由此，通过晶体管控制电容的充放电来实现数据的读取和写入。dram的读取依靠电容充放电，电容充放电导致dram的位线产生电压波动，通过读取位线电压波动即可获取dram中存储的信息。小电容充放电所产生的电压波动幅度小，因此需利用与dram阵列接口的dram数据接口电路中的放大器电路对位线上的信号进行放大来捕捉到位线微弱的电压波动，以读取dram阵列的数据信息。

2、在dram阵列的相关设计中，通常用一组二级译码电路和字线驱动电路同时驱动两个相邻的dram阵列的两条字线。在位线方向上数据接口电路用于连接两条位线。位线方向为数据通道，用于数据的输入和输出，由于相邻的两个dram阵列的两条位线共用一个数据接口电路，因此二者中仅有一者能够处于工作状态，另一个位线则临时作为辅助位线，并且在输入输出数据时两条位线互为反信号。在读取或写入其中一条位线上的数据时，另一条位线不能被对应的dram阵列正常使用，在读取操作时，数据接口电路的两端形成差分电压，这一差分电压能够作为差分信号驱动数据接口单元，以用于数据接口单元的选通和数据的输出。在这样的电路结构中，当一个dram阵列在进行读、写或刷新操作时，在位线方向上与其连接的两个dram阵列的一部分位线需要处于非工作状态以为工作的dram阵列的位线提供差分信号，因此与处于工作状态的dram阵列相邻的两个dram阵列的字线必须处于静止状态。

技术实现思路

1、根据本公开的一方面，提供了一种dram存储设备，包括：多个dram存储阵列；多个dram数据接口模块，所述dram数据接口模块用于连接两个dram存储阵列并用于传输所述两个dram存储阵列中的一个dram存储阵列的数据；和多个dram控制器，所述dram控制器与所述dram数据接口模块相连接，所述dram控制器用于基于所接收的指令和自身的状态来控制对应的dram存储阵列的操作，以使得相邻的dram存储阵列中仅有一个dram存储阵列能够执行读操作、写操作和更新操作中的一者。

2、根据本公开的另一方面，提供了一种dram存储设备的控制方法，所述dram存储器设备包括多个dram存储阵列、多个dram数据接口模块和多个dram控制器，所述dram数据接口模块用于连接两个dram存储阵列并用于传输所述两个dram存储阵列中的一个dram存储阵列的数据，所述多个dram控制器与所述多个dram存储阵列相对应，所述方法由所述dram控制器执行，以使得相邻的dram存储阵列中仅有一个dram存储阵列能够执行读操作、写操作和更新操作中的一者，所述方法包括：响应于接收到工作指令并且确定自身处于空闲状态，更新至与所述工作指令对应的工作状态，并控制对应的dram存储阵列执行与所述工作指令对应的操作；向与所述dram控制器对应的dram存储阵列相邻的另一dram存储阵列对应的另一dram控制器发送状态更新指令，其中，所述状态更新指令用于更新dram控制器的状态；响应于对应的dram存储阵列完成与所述工作指令对应的操作，将自身的状态更新为空闲状态；以及向相邻的dram存储阵列对应的dram控制器发送状态恢复指令，其中，所述状态恢复指令用于恢复dram控制器的状态。

3、根据本公开的另一方面，提供了一种电子设备，包括：至少一个处理器；以及与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，该指令被至少一个处理器执行，以使至少一个处理器能够执行上述的方法。

4、根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，其中，计算机指令用于使计算机执行根据上述的方法。

5、根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序，其中，计算机程序在被处理器执行时实现上述的方法。

6、根据在下文中所描述的实施例，本公开的这些和其它方面将是清楚明白的，并且将参考在下文中所描述的实施例而被阐明。

技术特征：

1.一种dram存储设备，包括：

2.如权利要求1所述的dram存储设备，其中，所述dram控制器的状态包括空闲状态和工作状态，所述dram控制器被配置为:

3.如权利要求2所述的dram存储设备，其中，所述dram控制器还被配置为:

4.如权利要求3所述的dram存储设备，其中，经由所述多个dram数据接口模块连接的所述多个dram存储阵列在第一方向上排列，所述状态更新指令包括第一状态更新指令，并且其中，所述dram控制器被进一步配置为：

5.如权利要求3所述的dram存储设备，其中，经由所述多个dram数据接口模块连接的所述多个dram存储阵列在第一方向上排列，所述状态更新指令包括第二状态更新指令，并且其中，所述dram控制器被进一步配置为：

6.如权利要求4或5所述的dram存储设备，其中，所述dram控制器的状态包括第一预设状态、第二预设状态和第三预设状态，并且其中，当所述dram控制器处于所述第一预设状态、所述第二预设状态和所述第三预设状态中的任一者时，所述dram控制器停止接收所述工作指令，所述dram控制器被进一步配置为:

7.如权利要求4或5所述的dram存储设备，其中，所述dram控制器的状态包括第一预设状态和第二预设状态，并且其中，当所述dram控制器处于所述第一预设状态和所述第二预设状态中的一者时，所述dram控制器停止接收所述工作指令，所述dram控制器被进一步配置为:

8.如权利要求3所述的dram存储设备，其中，所述状态恢复指令包括第一状态恢复指令，并且其中，所述dram控制器被进一步配置为：

9.如权利要求3所述的dram存储设备，其中，所述状态恢复指令包括第二状态恢复指令，并且其中，所述dram控制器被进一步配置为：

10.如权利要求8或9所述的dram存储设备，其中，所述dram控制器被进一步配置为:

11.如权利要求8或9所述的dram存储设备，其中，所述dram控制器被进一步配置为:

12.如权利要求2-6中任一项所述的dram存储设备，其中，所述工作指令为读指令、写指令和更新指令中的一者，所述工作状态为读状态、写状态和更新状态中的一者，并且其中，所述更新至与所述工作指令对应的工作状态，并控制对应的dram存储阵列执行与所述工作指令对应的操作包括：

13.如权利要求1-12中任一项所述的dram存储设备，还包括：

14.如权利要求13所述的dram存储设备，其中，所述dram控制器还被配置为:

15.如权利要求14所述的dram存储设备，其中，所述dram控制器还被配置为:

16.如权利要求15所述的dram存储设备，其中，所述优先权策略包括第一状态更新指令优先策略和第二状态更新指令优先策略，并且其中，所述基于预设的优先权策略，确定执行所述工作指令和所述状态更新指令中的一者包括：

17.一种dram存储设备的控制方法，所述dram存储器设备包括多个dram存储阵列、多个dram数据接口模块和多个dram控制器，所述dram数据接口模块用于连接两个dram存储阵列并用于传输所述两个dram存储阵列中的一个dram存储阵列的数据，所述多个dram控制器与所述多个dram存储阵列相对应，所述方法由所述dram控制器执行，以使得相邻的dram存储阵列中仅有一个dram存储阵列能够执行读操作、写操作和更新操作中的一者，所述方法包括：

18.一种电子设备，包括：

19.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行根据权利要求17所述的方法。

20.一种计算机程序产品，包括计算机程序，其中，所述计算机程序在被处理器执行时实现权利要求17所述的方法。

技术总结提供了一种DRAM存储设备、DRAM存储设备的控制方法、电子设备和介质，涉及电路技术领域。DRAM存储设备，包括：多个DRAM存储阵列；多个DRAM数据接口模块，DRAM数据接口模块用于连接两个DRAM存储阵列并用于传输两个DRAM存储阵列中的一个DRAM存储阵列的数据；和多个DRAM控制器，多个DRAM控制器与多个DRAM存储阵列一一对应并与对应的DRAM存储阵列相连接，DRAM控制器用于基于所接收的指令和自身的状态来控制对应的DRAM存储阵列的操作，以使得相邻的DRAM存储阵列中仅有一个DRAM存储阵列能够执行读操作、写操作和更新操作中的一者。技术研发人员：王峰,安方亮受保护的技术使用者：北京比特大陆科技有限公司技术研发日：技术公布日：2024/1/15