存储器写入方法和电路与流程

本申请整体涉及存储器写入电路，并且更具体地涉及增强稳定性和可写性的存储器写入电路。

背景技术：

1、示例性存储器可以包括按列布置的多个存储器位单元，其中给定列中的位单元共享位线。位线可以由存储器写入电路驱动。随着设备变得越来越小，静态噪声容限(nm)成为一些写入电路中的关注点。位单元稳定性和可写性是两个不同的问题，但两者均可以由于工艺变化而经历退化。存储器稳定性会受到nm的影响，并且可写性则会受到写入容限的影响。稳定性和可写性可以影响成品率。

2、因此，本领域需要用于将数据写入到位单元的技术，其既增加nm也增加可写性。

技术实现思路

1、各种具体实施提供了用于将数据写入到存储器位单元的系统和方法。示例性具体实施包括写入电路，所述写入电路通过正沟道金属氧化物半导体(pmos)晶体管将位线和互补位线两者耦合到电源(vdd)。通过在适用节点处使用pmos晶体管而非nmos晶体管，此类具体实施可以避免vdd与位线之间的电压降，从而允许位线在适当时达到全vdd电压电平。另外，各种具体实施可以避免跨nmos晶体管共享电荷的动态节点，从而允许给定位线在适当时达到全vdd电压电平。因此，一些具体实施可以经历比其他具体实施更高水平的可写性和静态噪声容限。

2、根据一个具体实施，一种静态随机存取存储器(sram)写入电路包括：与第一pmos晶体管串联耦合的第一nmos晶体管，所述第一nmos晶体管耦合到地，并且所述第一pmos晶体管耦合到电源(vdd)；与第二pmos晶体管串联耦合的第二nmos晶体管，所述第二nmos晶体管耦合到地，并且所述第二pmos晶体管耦合到所述vdd；第一位线，所述第一位线耦合到所述第一nmos晶体管与所述第一pmos晶体管之间的第一节点；第二位线，所述第二位线耦合到所述第二nmos晶体管与所述第二pmos晶体管之间的第二节点；第一逻辑电路，所述第一逻辑电路被配置为将第一控制信号提供给所述第一nmos晶体管的栅极，所述第一逻辑电路具有被配置为接收从数据信号导出的信号的第一输入和被配置为接收写入使能信号的第二输入；和第二逻辑电路，所述第二逻辑电路被配置为将第二控制信号提供给所述第二nmos晶体管的栅极，所述第二逻辑电路具有被配置为接收从互补数据信号导出的信号的第三输入和被配置为接收所述写入使能信号的第四输入。

3、根据一个具体实施，一种操作半导体器件的方法包括：将位写入到存储器单元，包括：导通第一pmos晶体管，其中所述第一pmos晶体管与第一nmos晶体管串联耦合，其中导通所述第一pmos晶体管将第一位线耦合到电源(vdd)的电压电平；关断所述第一nmos晶体管，其中所述第一nmos晶体管由将第一控制信号提供给所述第一nmos晶体管的栅极的第一逻辑电路控制，所述第一逻辑电路具有被配置为接收从数据信号导出的信号的第一输入和被配置为接收使能信号的第二输入，其中关断所述第一nmos晶体管使所述第一位线与地隔离；关断与第二nmos晶体管串联耦合的第二pmos晶体管，包括使第二位线与所述vdd隔离；以及导通第二nmos晶体管，其中所述第二nmos晶体管由将第二控制信号提供给所述第二nmos晶体管的栅极的第二逻辑电路控制，所述第二逻辑电路具有被配置为接收从互补数据信号导出的信号的第三输入和被配置为接收所述使能信号的第四输入，其中导通所述第二nmos晶体管将所述第二位线耦合到地。

4、根据一个具体实施，一种装置包括：存储器阵列，所述存储器阵列具有按多个列布置的多个存储器单元；和耦合到所述多个列的多个写入驱动器电路，其中所述写入驱动器电路中的第一写入驱动器电路包括：耦合到所述列中的第一列的第一位线和第二位线；与第一pmos晶体管串联耦合的第一nmos晶体管，所述第一nmos晶体管耦合到地，并且所述第一pmos晶体管耦合到电源(vdd)，其中所述第一位线耦合到所述第一nmos晶体管和所述第一pmos晶体管两者；第一逻辑电路，所述第一逻辑电路被配置为将第一控制信号提供给所述第一nmos晶体管的栅极，所述第一逻辑电路具有被配置为接收从数据信号导出的信号的第一输入和被配置为接收使能信号的第二输入；与第二pmos晶体管串联耦合的第二nmos晶体管，所述第二nmos晶体管耦合到地，并且所述第二pmos晶体管耦合到所述vdd，其中所述第二位线耦合到所述第二nmos晶体管和所述第二pmos晶体管两者；和第二逻辑电路，所述第二逻辑电路被配置为将第二控制信号提供给所述第二nmos晶体管的栅极，所述第二逻辑电路具有被配置为接收从互补数据信号导出的信号的第三输入和被配置为接收所述使能信号的第四输入。

5、根据一个具体实施，一种片上系统(soc)包括：存储器阵列，所述存储器阵列具有按多个列布置的多个存储器单元；和耦合到所述多个列的多个写入驱动器电路，其中所述写入驱动器电路中的第一写入驱动器电路包括：耦合到所述列中的第一列的第一位线和第二位线；与第一pmos晶体管串联耦合的第一nmos晶体管，所述第一nmos晶体管耦合到地，并且所述第一pmos晶体管耦合到电源(vdd)，其中所述第一位线耦合到所述第一nmos晶体管和所述第一pmos晶体管两者；用于根据使能信号和从数据信号导出的信号将第一控制信号提供给所述第一nmos晶体管的栅极的装置；与第二pmos晶体管串联耦合的第二nmos晶体管，所述第二nmos晶体管耦合到地，并且所述第二pmos晶体管耦合到所述vdd，其中所述第二位线耦合到所述第二nmos晶体管和所述第二pmos晶体管两者；和用于根据所述使能信号和从互补数据信号导出的信号将第二控制信号提供给所述第二nmos晶体管的栅极的装置。

技术特征：

1.一种操作半导体器件的方法，所述方法包括：

2.根据权利要求1所述的方法，其中所述使能信号包括写入多路复用信号。

3.根据权利要求1所述的方法，还包括：

4.根据权利要求1所述的方法，还包括：

5.根据权利要求1所述的方法，其中导通所述第一pmos晶体管包括通过反相逻辑电路将所述第二控制信号施加到所述第一pmos晶体管的栅极。

6.根据权利要求1所述的方法，其中关断所述第二pmos晶体管包括通过反相逻辑电路将所述第一控制信号施加到所述第二pmos晶体管的栅极。

7.根据权利要求1所述的方法，其中导通所述第一pmos晶体管包括将从所述互补数据信号导出的所述信号施加到所述第一pmos晶体管的栅极。

8.根据权利要求1所述的方法，其中关断所述第二pmos晶体管包括将从所述数据信号导出的所述信号施加到所述第二pmos晶体管的栅极。

9.根据权利要求1所述的方法，其中从所述数据信号导出的所述信号还从写入屏蔽信号导出，并且其中从所述互补数据信号导出的所述信号还从所述写入屏蔽信号导出。

10.一种静态随机存取存储器(sram)写入电路，包括：

11.根据权利要求10所述的sram写入电路，其中所述第一控制信号通过第一反相逻辑电路施加到所述第二pmos晶体管，并且其中所述第二控制信号通过第二反相逻辑电路施加到所述第一pmos晶体管。

12.根据权利要求10所述的sram写入电路，其中所述第一pmos晶体管耦合到从所述互补数据信号导出的所述信号，并且其中所述第二pmos晶体管耦合到从所述数据信号导出的所述信号。

13.根据权利要求12所述的sram写入电路，还包括：

14.根据权利要求10所述的sram写入电路，其中所述第一逻辑电路包括nor门。

15.根据权利要求10所述的sram写入电路，其中所述第一逻辑电路和所述第二逻辑电路是静态互补金属氧化物半导体(cmos)电路。

16.根据权利要求10所述的sram写入电路，其中从所述数据信号导出的所述信号还从第三控制信号导出，并且其中从所述互补数据信号导出的所述信号还从所述第三控制信号导出。

17.根据权利要求16所述的sram写入电路，其中所述第一逻辑电路和所述第二逻辑电路被配置为根据所述第三控制信号关断所述第一pmos晶体管、所述第二pmos晶体管、所述第一nmos晶体管和所述第二nmos晶体管。

18.根据权利要求10所述的sram写入电路，其中：

19.根据权利要求10所述的sram写入电路，其中所述写入使能信号是写入多路复用信号。

20.一种装置，包括：

21.根据权利要求20所述的装置，还包括控制器和列解码器，其中所述控制器被配置为使所述列解码器生成所述使能信号。

22.根据权利要求21所述的装置，其中所述使能信号包括写入多路复用信号。

23.根据权利要求20所述的装置，其中所述第一控制信号通过第一反相逻辑电路施加到所述第二pmos晶体管，并且其中所述第二控制信号通过第二反相逻辑电路施加到所述第一pmos晶体管。

24.根据权利要求20所述的装置，其中所述第一pmos晶体管耦合到从所述互补数据信号导出的所述信号，并且其中所述第二pmos晶体管耦合到从所述数据信号导出的所述信号。

25.根据权利要求24所述的装置，还包括：

26.一种片上系统(soc)，包括：

27.根据权利要求26所述的soc，其中用于提供所述第一控制信号的所述装置包括第一nor门，并且其中用于提供第二控制信号的所述装置包括第二nor门。

28.根据权利要求26所述的soc，其中用于提供所述第一控制信号的所述装置和用于提供第二控制信号的所述装置包括静态互补金属氧化物半导体(cmos)电路。

29.根据权利要求26所述的soc，其中从所述数据信号导出的所述信号还从第三控制信号导出，并且其中从所述互补数据信号导出的所述信号还从所述第三控制信号导出。

30.根据权利要求29所述的soc，其中用于提供第一控制信号的所述装置和用于提供第二控制信号的所述装置被配置为根据所述第三控制信号使所述第一位线和所述第二位线浮动。

技术总结各种具体实施提供了用于将数据写入到存储器位单元的系统和方法。示例性具体实施包括写入电路，该写入电路通过正沟道金属氧化物半导体(PMOS)晶体管将位线和互补位线两者耦合到电源(VDD)。通过在适用节点处使用PMOS晶体管而非NMOS晶体管，此类具体实施可以避免VDD与这些位线之间的电压降，从而允许这些位线在适当时达到基本上全VDD电压电平。另外，各种具体实施避免了跨NMOS晶体管共享电荷的动态节点，从而允许给定位线在适当时达到基本上全VDD电压电平。因此，一些具体实施可以经历比其他具体实施更高水平的可写性和静态噪声容限。技术研发人员：陈潇,陈薄弘,C-J·谢,D·李,郑春明,A·保罗受保护的技术使用者：高通股份有限公司技术研发日：技术公布日：2024/2/1