存内计算电路及控制方法、计算芯片和存储器与流程

本申请涉及存内计算，尤其涉及一种存内计算电路及控制方法、计算芯片和存储器。

背景技术：

1、随着人工智能技术的发展和其在各领域的逐步应用，存内计算技术由于克服了内存墙的优势，与深度学习的高度契合，也得到了快速发展。以神经网络领域为例，存内计算系统通常将神经网络的权重数据存储在存储阵列中，通过在字线输入不同的激励信号，使位线保持高电平或造成放电，从而得到单比特输入和权重数据的乘法结果：模拟电压量，模拟电压量需要经过存内计算读出电路进行模数转化，最终以数字二进制码的形式输出。目前存内计算系统读出电路的一种实现方式为：将模拟电压量输入多比特模数转换器adc中，将其与不同的参考电压进行比较，得到二进制码的输出结果。因此参考电压的精度与存内计算系统输出的计算结果精度密切相关。

2、然而，目前的参考电压生成电路生成的参考电压，存在较为明显的pvt(process工艺、voltage电压和temperature温度)干扰问题，在参考电压受到不同程度的pvt干扰的情况下，存内计算系统的计算输出结果也存在不同的误差波动，造成了模拟存算对pvt条件波动十分敏感的问题，降低了存内计算系统的输出精度。

技术实现思路

1、鉴于上述问题，本公开提供了一种存内计算电路及控制方法、计算芯片和存储器，能够解决或者部分解决存内计算电路的计算精度因为参考电压的pvt干扰所引起的计算精度下降的技术问题。

2、第一方面，本公开通过一实施例提供如下的技术方案：

3、一种存内计算电路，包括：

4、存储阵列，包括多个阵列排布的存储单元；每列存储单元包括多个计算存储单元和至少一个参考存储单元，所述计算存储单元用于存储计算权重，所述参考存储单元用于存储参考权重；

5、多条第一字线和第二字线；对于每列存储单元，一条所述第一字线连接一个所述计算存储单元，一条所述第二字线连接一个所述参考存储单元；

6、多条第一位线和第二位线；对于每列存储单元，所述计算存储单元和所述参考存储单元的一端连接至一条所述第一位线，另一端连接一条所述第二位线；

7、在进行计算时，所述第一字线用于输入激励信号，以使所述计算存储单元将计算得到的模拟电压信号输出至所述第一位线；所述第二字线用于输入参考信号，以使所述参考存储单元将计算得到的参考电压信号输出至所述第二位线。

8、在一些实施例中，所述计算存储单元包括第一晶体管、第二晶体管、第一反相器和第二反相器，所述第一反相器的输入端连接所述第二反相器的输出端形成第一节点，所述第二反相器的输入端连接所述第一反相器的输出端形成第二节点；所述存内计算电路还包括多条第三字线；

9、所述第一晶体管的第一极连接所述第一位线，控制极连接所述第一字线，第二极连接所述第一节点；

10、所述第二晶体管的第一极连接所述第二位线，控制极连接所述第三字线，第二极连接所述第二节点。

11、在一些实施例中，所述参考存储单元包括第三晶体管、第四晶体管、第三反相器和第四反相器，所述第三反相器的输入端连接所述第四反相器的输出端形成第三节点，所述第四反相器的输入端连接所述第三反相器的输出端形成第四节点；所述存内计算电路还包括多条第四字线；

12、所述第三晶体管的第一极连接所述第一位线，控制极连接所述第四字线，第二极连接所述第三节点；

13、所述第四晶体管的第一极连接所述第二位线，控制极连接所述第二字线，第二极连接所述第四节点。

14、在一些实施例中，所述存内计算电路还包括多个模数转换器，每列所述存储单元对应的所述第一位线和所述第二位线分别连接一个所述模数转换器的输入端；所述模数转换器用于将所述模拟电压信号和所述参考电压信号转化为数字电压信号并输出本次计算对应的数字结果信号。

15、在一些实施例中，在每列所述存储单元中，所述参考存储单元在所述计算存储单元中间隔设置。

16、在一些实施例中，在每列所述存储单元中，相邻两行参考存储单元之间设置有p行计算存储单元，p的取值范围为8～32。

17、在一些实施例中，所述计算存储单元和所述参考存储单元为静态随机存储单元，所述静态随机存储单元为阻变存储单元、自旋电子存储单元、铁电存储单元和相变存储单元中的其中一种。

18、第二方面，基于同一发明构思，本公开通过一实施例提供如下技术方案：

19、一种存内计算电路的控制方法，应用于第一方面实施例提供的存内计算电路，控制方法包括：

20、控制所述第一字线输入激励信号，以使所述计算存储单元将计算得到的模拟电压信号输出至所述第一位线，以及控制所述第二字线输入参考信号，以使所述参考存储单元将计算得到的参考电压信号输出至所述第二位线；

21、继续控制所述第二字线输入参考信号，以使所述参考存储单元持续将所述参考电压信号输出至所述第二位线。

22、第三方面，基于同一发明构思，本公开通过一实施例提供如下技术方案：

23、一种计算芯片，包括第一方面实施例提供的存内计算电路。

24、第四方面，基于同一发明构思，本公开通过一实施例提供如下技术方案：

25、一种存储器，包括第一方面实施例提供的存内计算电路。

26、通过本公开的一个或者多个技术方案，本公开具有以下有益效果或者优点：

27、本公开提供了一种存内计算电路，通过在每列的多个计算存储单元中插入至少一个参考存储单元组成存储阵列，实现将用于生成参考电压的电路与用于运算的存内计算电路集成在同一列存储单元；通过分离第一字线和第二字线，分别控制计算存储单元进行运算和参考存储单元的参考电压生成，可实现参考存储单元和计算存储单元在同一逻辑和同一时空的条件下工作，使参考电压信号和模拟电压信号在存储阵列中同时同地的生成，达到了参考电压和运算结果抗pvt干扰的目的；同时，将参考存储单元与计算存储单元相集成，得益于存储阵列的高密度版图设计，相比在存储阵列外部单独设置参考电压生成电路，可以显著地减少参考电压生成电路的面积，有利于提高计算效率并增强存算系统的稳定性。

28、上述说明仅是本公开技术方案的概述，为了能够更清楚了解本公开的技术手段，而可依照说明书的内容予以实施，并且为了让本公开的上述和其它目的、特征和优点能够更明显易懂，以下特举本公开的具体实施方式。

技术特征：

1.一种存内计算电路，其特征在于，包括：

2.如权利要求1所述的存内计算电路，其特征在于，所述计算存储单元包括第一晶体管、第二晶体管、第一反相器和第二反相器，所述第一反相器的输入端连接所述第二反相器的输出端形成第一节点，所述第二反相器的输入端连接所述第一反相器的输出端形成第二节点；所述存内计算电路还包括多条第三字线；

3.如权利要求1所述的存内计算电路，其特征在于，所述参考存储单元包括第三晶体管、第四晶体管、第三反相器和第四反相器，所述第三反相器的输入端连接所述第四反相器的输出端形成第三节点，所述第四反相器的输入端连接所述第三反相器的输出端形成第四节点；所述存内计算电路还包括多条第四字线；

4.如权利要求1所述的存内计算电路，其特征在于，所述存内计算电路还包括多个模数转换器，每列所述存储单元对应的所述第一位线和所述第二位线分别连接一个所述模数转换器的输入端；所述模数转换器用于将所述模拟电压信号和所述参考电压信号转化为数字电压信号并输出本次计算对应的数字结果信号。

5.如权利要求1所述的存内计算电路，其特征在于，在每列所述存储单元中，所述参考存储单元在所述计算存储单元中间隔设置。

6.如权利要求5所述的存内计算电路，其特征在于，在每列所述存储单元中，相邻两行参考存储单元之间设置有p行计算存储单元，p的取值范围为8～32。

7.如权利要求1所述的存内计算电路，其特征在于，所述计算存储单元和所述参考存储单元为静态随机存储单元，所述静态随机存储单元为阻变存储单元、自旋电子存储单元、铁电存储单元和相变存储单元中的其中一种。

8.一种存内计算电路的控制方法，其特征在于，应用于如权利要求1所述的存内计算电路，所述方法包括：

9.一种计算芯片，其特征在于，包括如权利要求1至7任一项所述的存内计算电路。

10.一种存储器，其特征在于，包括如权利要求1至7任一项所述的存内计算电路。

技术总结本公开提供了一种存内计算电路及控制方法、计算芯片和存储器，其中存内计算电路包括存储阵列，包括多个阵列排布的存储单元；每列存储单元包括多个计算存储单元和至少一个参考存储单元，所述计算存储单元用于存储计算权重，所述参考存储单元用于存储参考权重；多条第一字线和第二字线；对于每列存储单元，一条所述第一字线连接一个所述计算存储单元，一条所述第二字线连接一个所述参考存储单元；多条第一位线和第二位线；对于每列存储单元，所述计算存储单元和所述参考存储单元的一端连接至一条所述第一位线，另一端连接一条所述第二位线；该存内计算电路能够解决因为PVT干扰所引起的计算精度降低问题。技术研发人员：周玉梅,李晓峰,乔树山,尚德龙受保护的技术使用者：中科南京智能技术研究院技术研发日：技术公布日：2024/3/24