一种用于DDR5的测试电路及方法与流程

本发明涉及ddr5测试，尤其涉及一种用于ddr5的测试电路及方法。

背景技术：

1、ddr5是第5代双倍数据速率同步动态随机存取内存，又称ddr5 sdram(doubledata rate 5synchronous dynamic random access memory)，相比ddr4，最大的进步是速度显著提升。

2、随着服务器和pc市场需求量增大，对于ddr内存的需求也在日益增加，为了保证产品质量，大部分厂商都会在生产后对ddr进行电路测试以保证产品质量。现有的电路测试方式通常是基于fpga或者cpu进行的行为或者逻辑测试，因而无法定位具体元器件；且现有的电路测试方式只适应于对ddr4内存进行测试，随着ddr5内存的诞生，目前还未有相关测试设备或系统对ddr5内存进行检测，以确认内存功能是否正常，使得ddr产品质量存在非常大的隐患。

3、因此，现有的电路测试方式存在测试效率低的问题。

技术实现思路

1、本发明实施例提供了一种用于ddr5的测试电路及方法，旨在解决现有的电路测试方式存在测试效率低的问题。

2、第一方面，本发明实施例提供了一种用于ddr5的测试电路，其包括:待测器件、转接板及测试基板，所述待测器件包括多个测试点，所述多个测试点通过所述转接板与所述测试基板相连接；

3、所述测试基板包括第一开关模块、第二开关模块、第三开关模块、第四开关模块、采集模块、第一输出模块、第二输出模块及控制芯片；

4、各所述测试点不与所述待测器件相连接的一端均分别与第一继电器开关的第一端及第二继电器开关的第一端相连接；

5、所述第一继电器开关均并联设置于所述待测器件及所述第一开关模块之间，所述第二继电器开关均并联设置于所述待测器件及所述第二开关模块之间；

6、所述第一开关模块包括第一开关及第二开关；

7、所述第二开关模块包括第三开关及第四开关；

8、所述第三开关模块包括第五开关及第六开关；

9、所述第四开关模块包括第七开关及第八开关；

10、所述第一继电器开关的第二端均与所述第一开关的第一端相连接；

11、所述第二继电器开关的第二端均与所述第三开关的第一端相连接；

12、所述控制芯片的第一端与所述第二输出模块相连接，所述控制芯片的第二端与所述第一输出模块相连接，所述控制芯片的第三端与所述采集模块相连接。

13、第二方面，本发明实施例提供了一种用于ddr5的精准测试方法，应用于上述第一方面所述的用于ddr5的测试电路中的控制芯片，所述控制芯片分别与所述采集模块及智能终端进行通信连接，其包括：

14、根据预设的开短路测试策略依次对各所述测试点进行开短路测试，得到与各所述测试点相对应的开短路测试结果，并将与各所述测试点相对应的开短路测试结果发送至所述智能终端；

15、根据预设的漏电压高测试策略依次对各所述测试点进行漏电压高测试，得到与各所述测试点相对应的漏电压高测试结果，并将与各所述测试点相对应的漏电压高测试结果发送至所述智能终端；

16、根据预设的漏电压低测试策略依次对各所述测试点进行漏电压低测试，得到与各所述测试点相对应的漏电压低测试结果，并将与各所述测试点相对应的漏电压低测试结果发送至所述智能终端。

17、本发明实施例提供了一种用于ddr5的测试电路及方法，所述电路包括待测器件、转接板及测试基板，所述待测器件包括多个测试点，所述多个测试点通过所述转接板与所述测试基板相连接；所述测试基板包括第一开关模块、第二开关模块、第三开关模块、第四开关模块、采集模块、第一输出模块、第二输出模块及控制芯片；各所述测试点不与所述待测器件相连接的一端均分别与第一继电器开关的第一端及第二继电器开关的第一端相连接；所述第一继电器开关均并联设置于所述待测器件及所述第一开关模块之间，所述第二继电器开关均并联设置于所述待测器件及所述第二开关模块之间；所述第一开关模块包括第一开关及第二开关；所述第二开关模块包括第三开关及第四开关；所述第三开关模块包括第五开关及第六开关；所述第四开关模块包括第七开关及第八开关；所述第一继电器开关的第二端均与所述第一开关的第一端相连接；所述第二继电器开关的第二端均与所述第三开关的第一端相连接；所述控制芯片的第一端与所述第二输出模块相连接，所述控制芯片的第二端与所述第一输出模块相连接，所述控制芯片的第三端与所述采集模块相连接。本发明可基于测试电路对待测器件进行精准测试，能有效提高测试效率和测试结果的准确性。

技术特征：

1.一种用于ddr5的测试电路，其特征在于，包括：

2.根据权利要求1所述的用于ddr5的测试电路，其特征在于，所述第一继电器开关的第二端均与所述第一开关的第一端相连接；

3.根据权利要求1所述的用于ddr5的测试电路，其特征在于，所述第一继电器开关的第二端均与所述第一开关的第一端相连接；

4.根据权利要求1所述的用于ddr5的测试电路，其特征在于，所述第一继电器开关的第二端均与所述第一开关的第一端相连接；

5.一种用于ddr5的精准测试方法，应用于权利要求1-4中任一项所述的用于ddr5的测试电路中的控制芯片，所述控制芯片分别与所述采集模块及智能终端进行通信连接，其特征在于，所述方法包括：

6.根据权利要求5所述的用于ddr5的精准测试方法，其特征在于，所述根据预设的开短路测试策略依次对各所述测试点进行开短路测试，得到与各所述测试点相对应的开短路测试结果，包括：

7.根据权利要求5所述的用于ddr5的精准测试方法，其特征在于，所述根据预设的漏电压高测试策略依次对各所述测试点进行漏电压高测试，得到与各所述测试点相对应的漏电压高测试结果，包括：

8.根据权利要求5所述的用于ddr5的精准测试方法，其特征在于，所述根据预设的漏电压低测试策略依次对各所述测试点进行漏电压低测试，得到与各所述测试点相对应的漏电压低测试结果，包括：

9.根据权利要求5所述的用于ddr5的精准测试方法，其特征在于，所述将与各所述测试点相对应的漏电压低测试结果发送至所述智能终端之后，还包括：

10.根据权利要求9所述的用于ddr5的精准测试方法，其特征在于，所述智能终端根据所述第一测试结果、所述第二测试结果和所述第三测试结果生成测试报告并存储之前，还包括：

技术总结本发明实施例提供了一种用于DDR5的测试电路及方法，电路包括：多个测试点通过转接板与测试基板相连接；测试基板包括第一开关模块、第二开关模块、第三开关模块、第四开关模块、采集模块、第一输出模块、第二输出模块及控制芯片；各测试点均分别与第一继电器开关的第一端及第二继电器开关的第一端相连接；第一继电器开关均并联设置于待测器件及第一开关之间，第二继电器开关均并联设置于待测器件及第二开关之间；第一继电器开关的第二端均与第一开关的第一端相连接；第二继电器开关的第二端均与第三开关的第一端相连接；控制芯片均与第二输出模块、第一输出模块及采集模块连接。本发明能有效提高测试效率。技术研发人员：陈光旭,黄秋容,杨海洋受保护的技术使用者：南宁泰克半导体有限公司技术研发日：技术公布日：2024/3/31