测试界面电路的制作方法

本发明大体来说涉及一种测试界面电路，且更具体来说涉及可对测试器与被测试器件之间的阻抗进行调整的测试界面电路。

背景技术：

1、在双倍数据速率三同步动态随机存取存储器(double-data-rate threesynchronous dynamic random access memory，ddr3 sdram)产品中，对被测试引脚的阻抗匹配的要求与其他存储器产品不同。这样一来，在测试操作期间，传统技术进行特定设计以提供外部电路板来对ddr3 sdram产品的引脚的阻抗进行调整。也就是说，用于对ddr3sdram产品进行测试需要额外的成本。

技术实现思路

1、本发明提供一种用于对测试器的测试通道中的每一者与被测试器件的引脚中的每一者之间的阻抗进行调整的测试界面电路。

2、所述测试界面电路包括n个开关及n个第一电阻器，其中n是正整数。所述n个开关中的每一者的第一端耦接到n个测试连接端中的每一者，所述n个开关中的每一者的第二端接收参考电压。所述n个第一电阻器中的每一者在所述n个测试连接端中的每一者与所述参考电压之间串联耦接到所述n个开关中的每一者。其中，所述n个开关中的每一者由n个控制信号中的每一者进行控制以接通或切断。

3、综上所述，测试界面电路设置在测试器与被测试器件之间且用于对测试器的测试通道与被测试器件的引脚之间的阻抗进行调整。通过使开关中的每一者接通或切断，可对测试器的测试通道中的每一者与被测试器件的引脚中的每一者之间的阻抗进行调整，且可满足被测试器件的引脚中的每一者的阻抗匹配要求。这样一来，可对被测试器件进行精确地测试。

4、为了使上述内容更容易理解，以下结合附图详细阐述若干实施例。

技术特征：

1.一种测试界面电路，包括：

2.根据权利要求1所述的测试界面电路，其中所述n个测试连接端中的每一者用于对被测试器件的引脚与测试器的测试通道进行连接。

3.根据权利要求2所述的测试界面电路，其中所述参考电压是所述被测试器件的操作电压的一半。

4.根据权利要求2所述的测试界面电路，其中所述n个第一电阻器中的每一者被配置成对所述被测试器件的所述引脚与所述测试器的所述测试通道之间的阻抗进行调整。

5.根据权利要求1所述的测试界面电路，其中所述n个开关中的每一者是晶体管开关。

6.根据权利要求1所述的测试界面电路，其中所述n个第一电阻器中的每一者的电阻实质上等于50欧姆。

7.根据权利要求1所述的测试界面电路，还包括：

8.根据权利要求7所述的测试界面电路，其中所述n个控制信号产生器中的每一者包括：

9.根据权利要求8所述的测试界面电路，其中所述n个控制信号产生器中的每一者还包括

10.根据权利要求8所述的测试界面电路，其中所述输入信号是由测试器产生。

11.根据权利要求1所述的测试界面电路，还包括：

12.根据权利要求11所述的测试界面电路，还包括：

13.根据权利要求1所述的测试界面电路，其中所述测试界面电路设置在探针卡上。

技术总结本发明提供一种测试界面电路包括N个开关及N个第一电阻器，其中N是正整数。所述N个开关中的每一者的第一端耦接到N个测试连接端中的每一者，所述N个开关中的每一者的第二端接收参考电压。所述N个第一电阻器中的每一者在所述N个测试连接端中的每一者与参考电压之间串联耦接到所述N个开关中的每一者。其中，所述N个开关中的每一者由N个控制信号中的每一者进行控制以接通或切断。技术研发人员：陈哲纬,刘凯莉,宋宥霖受保护的技术使用者：南亚科技股份有限公司技术研发日：技术公布日：2024/3/31