一种移位寄存器电路、移位寄存器及微流控芯片

本发明涉及微流控，特别是涉及移位寄存电路、移位寄存器以及微流控芯片。

背景技术：

1、数字微流控(dmf)技术在生物、医学、化学等领域具有便携性、高完整性、低成本、高效率等优点，具有广阔的应用前景。dmf的控制大多基于介质上电润湿(ewod)的原理，通过控制外围电路向电极阵列输入调制电压信号，可以在微流控芯片的二维平面上任意控制液滴的分布和运动。

2、具有大像素阵列的数字微流控芯片是实现片上生物样品的高通量和自动化处理的先决条件。然而，当今大多数传统的数字微流控芯片都使用无源电极阵列，其中每个像素电极通过单独的导线直接连接到控制电路，增加像素数意味着增加巨大信号线的数量和控制电路的复杂性，使阵列的设计和制造大大增加。解决这个问题的方法就是有源矩阵技术，其是将薄膜晶体管(tft)集成到每个像素电极中，每个tft都相当于是一个电子开关，对栅极施加电压可以控制源漏电极间导通和关断。

3、goa电路在平板显示行业中为有源矩阵提供扫描信号，已经实现了广泛的应用。goa电路在有源数字微流控芯片中的应用主要是提供驱动电压，以及数字微流控芯片与外部控制器之间的交互连接，能实现液滴驱动电极的逐行扫描驱动功能。在传统的有源数字微流控芯片中，行扫描信号是由外接集成电路(g-cof)来实现的，而采用goa电路，可以在外接电路仅提供几路控制信号的基础上，采用与薄膜晶体管(tft)同样制程的工艺制作出扫描驱动电路，实现逐行扫描驱动功能。因此，采用goa单元驱动节省了扫描驱动相关的集成电路，实现了制作成本的降低。非晶硅(amorphous silicon，a-si)是薄膜晶体管(tft)技术的一种，与其它类型的薄膜晶体管相比，非晶硅薄膜晶体管制作工艺简单，成本更低，但其存在的在较小驱动电压下输出效果较差，且高频信号下输出效果较差的问题，严重限制了其在实际产业中的应用，无法满足有源数字微流控芯片的驱动需求。

技术实现思路

1、根据本发明的一个方面，提供了一种移位寄存器电路，所述移位寄存器电路包括预充电单元、高电位输出单元，所述预充电单元通过预充电方式存储电荷，并通过所述存储电荷控制所述高电位输出单元输出高电位，预充电单元的控制端配置为至少从外部信号输入端接收输入信号，所述高电位输出单元，作为移位寄存电路输出端，被配置为响应于所述存储电荷，通过导通所述高电位输出单元输入端的第二时钟信号与所述高电位输出单元的输出端，实现移位寄存电路输出端的高电位输出。

2、在一些实施方式中，所述预充电单元至少包括一个存储电容，所述存储电容用于存储与所述预充电过程对应的电荷，并控制所述高电位输出单元输出高电位。

3、在一些实施方式中，所述预充电单元还包括第一晶体管和第二晶体管，所述预充电单元的控制端包括第一晶体管的栅极和第二晶体管的栅极，其中所述第一晶体管的栅极与第一极共同连接外部信号输入端，用于接收外部输入信号，所述第一晶体管的第二极连接所述存储电容的第一极板。

4、在一些实施方式中，所述存储电容的第二极板连接第二晶体管的第一极，所述第二晶体管的栅极连接第一时钟信号源，所述第二晶体管的第二极接地。

5、在一些实施方式中，所述高电位输出单元的控制端与所述预充电单元连接，所述高电位输出单元的输入端连接外部第二时钟信号源接收第二时钟信号。

6、在一些实施方式中，所述高电位输出单元具体包括第三晶体管，所述高电位输出单元的控制端为第三晶体管的栅极，所述高电位输出单元的输入端为所述第三晶体管的第一极，所述第三晶体管的栅极连接所述存储电容的第一极板，所述第三晶体管的第一极连接第二时钟信号源，所述第三晶体管的第二极与所述存储电容第二极板连接。

7、在一些实施方式中，所述移位寄存器电路还包括复位单元，所述复位单元，用于对所述高电位输出单元的输出进行放电复位。

8、在一些实施方式中，所述复位单元，配置为响应于第三时钟信号，导通所述存储电容与gnd之间的通路，将所述存储电容存储的电荷释放。

9、在一些实施方式中，所述复位单元具体包括第四晶体管、第五晶体管、第六晶体管，所述第四晶体管、所述第五晶体管、所述第六晶体管的栅极均连接第三时钟信号源，作为所述复位单元的控制端，所述第四晶体管、所述第五晶体管、所述第六晶体管的第二极连接gnd，所述第四晶体管、所述第五晶体管的第一极连接所述存储电容的第一极板，所述第六晶体管的第一极连接所述存储电容的第二极板。

10、在一些实施方式中，所述第一晶体管响应于外部输入信号的高电平，通过导通实现所述存储电容第一极板电位的提升。

11、在一些实施方式中，在所述存储电容第一极板电位提升后，所述第一晶体管处于导通状态，所述存储电容响应于第一晶体管的导通状态下第二时钟信号的高电平，以及第三晶体管导通后第二极的高电平，通过自举效应提升所述存储电容第一极板的电位，使得第一晶体管的导通状态下所述第一极板的电位大于外部输入信号的高电平。

12、在一些实施方式中，所述第二晶体管响应于第一时钟信号的高电平，通过导通实现存储电容第二极板及移位寄存单元输出端电位的清零。

13、在一些实施方式中，所述第四晶体管、所述第五晶体管、所述第六晶体管均被配置为，响应于第三时钟信号的高电平，通过导通实现存储电容的放电。

14、在一些实施方式中，所述第一时钟信号的高电平、所述第二时钟信号的高电平、所述第三时钟的高电平均不在同一时间段内。

15、本发明第二方面提供了一种移位寄存器，所述移位寄存器包括若干个级联的如上本发明第一方面任一实施方式所述的移位寄存器电路。

16、本发明第三方面提供了一种微流控芯片，所述包括移位寄存器或多个级联的移位寄存电路，其中，所述移位寄存器如本发明第二方面提供的移位寄存器，所述移位寄存电路如上本发明第一方面任一实施方式所述的移位寄存电路。

17、本发明的有益效果：本发明通过设置能够通过预充电单元的预充电方式存储电荷并通过所述存储电荷控制高电位输出单元输出高电位，所述高电位输出单元，作为移位寄存电路输出端，被配置为响应于所述存储电荷，通过导通所述高电位输出单元输入端的第二时钟信号与所述高电位输出单元的输出端，实现移位寄存电路输出端的高电位输出，同时配合预充电单元预先存储的电荷以及与充电单元中存储电容的自举效应实现了高电平输出阶段持续稳定的高电平输出状态，满足了有源数字微流控芯片对于高电压和高频信号的驱动需求。

技术特征：

1.一种移位寄存器电路，其特征在于，所述移位寄存器电路包括预充电单元、高电位输出单元，

2.如权利要求1所述的移位寄存器电路，其特征在于，所述预充电单元至少包括一个存储电容，所述存储电容用于存储与所述预充电过程对应的电荷，并控制所述高电位输出单元输出高电位。

3.如权利要求2所述的移位寄存器电路，其特征在于，所述预充电单元还包括第一晶体管和第二晶体管，所述预充电单元的控制端包括第一晶体管的栅极和第二晶体管的栅极，其中所述第一晶体管的栅极与第一极共同连接外部信号输入端，用于接收外部输入信号，所述第一晶体管的第二极连接所述存储电容的第一极板。

4.如权利要求3所述的移位寄存器电路，其特征在于，所述存储电容的第二极板连接第二晶体管的第一极，所述第二晶体管的栅极连接第一时钟信号源，所述第二晶体管的第二极接地，所述高电位输出单元的控制端与所述预充电单元连接，所述高电位输出单元的输入端连接外部第二时钟信号源接收第二时钟信号。

5.如权利要求4所述的移位寄存器电路，其特征在于，所述高电位输出单元具体包括第三晶体管，所述高电位输出单元的控制端为第三晶体管的栅极，所述高电位输出单元的输入端为所述第三晶体管的第一极，所述第三晶体管的栅极连接所述存储电容的第一极板，所述第三晶体管的第一极连接第二时钟信号源，所述第三晶体管的第二极与所述存储电容第二极板连接。

6.如权利要求1所述的移位寄存器电路，其特征在于，所述移位寄存器电路还包括复位单元，所述复位单元，用于对所述高电位输出单元的输出进行放电复位，所述复位单元具体配置为响应于第三时钟信号，导通所述存储电容与gnd之间的通路，将所述存储电容存储的电荷释放。

7.如权利要求5所述的移位寄存器电路，其特征在于，所述复位单元具体包括第四晶体管、第五晶体管、第六晶体管，所述第四晶体管、所述第五晶体管、所述第六晶体管的栅极均连接第三时钟信号源，作为所述复位单元的控制端，所述第四晶体管、所述第五晶体管、所述第六晶体管的第二极连接gnd，所述第四晶体管、所述第五晶体管的第一极连接所述存储电容的第一极板，所述第六晶体管的第一极连接所述存储电容的第二极板。

8.如权利要求7所述的移位寄存器电路，其特征在于，在所述存储电容第一极板电位提升后，所述第一晶体管处于导通状态，所述存储电容响应于第一晶体管的导通状态下第二时钟信号的高电平，以及第三晶体管导通后第二极的高电平，通过自举效应提升所述存储电容第一极板的电位，使得第一晶体管的导通状态下所述第一极板的电位大于外部输入信号的高电平。

9.一种移位寄存器，其特征在于，所述移位寄存器包括若干个级联的如权利要求1至8任一项所述的移位寄存器电路。

10.一种微流控芯片，其特征在于，所述包括移位寄存器或多个级联的移位寄存电路，其中，所述移位寄存器如权利要求9所述的移位寄存器，所述移位寄存电路如权利要求1-8任一项所述的移位寄存电路。

技术总结本发明公开一种移位寄存器电路、移位寄存器及微流控芯片，所述移位寄存器电路包括预充电单元、高电位输出单元，所述预充电单元通过预充电方式存储电荷，并通过所述存储电荷控制所述高电位输出单元输出高电位，预充电单元的控制端配置为至少从外部信号输入端接收输入信号，所述高电位输出单元，作为移位寄存电路输出端，被配置为响应于所述存储电荷，通过导通所述高电位输出单元输入端的第二时钟信号与所述高电位输出单元的输出端，实现移位寄存电路输出端的高电位输出。本发明移位寄存器传输的工作电压更高，能够达到50V以上，能够满足有源数字微流控芯片的应用要求。技术研发人员：于俊,杜吉平,姜圣哲,马汉彬,段胜凯受保护的技术使用者：山东大学技术研发日：技术公布日：2024/4/17