芯片堆叠结构及其制作方法与流程

本公开涉及半导体，尤其涉及一种芯片堆叠结构及其制作方法。

背景技术：

1、由于hbm(high bandwidth memory，高带宽存储器)的结构为多个半导体芯片堆叠形成，在hbm生产完成后，需要对穿透多个半导体芯片的信号路径阵列进行测试。当某个信号路径处于不良导通状态时，需记录该信号路径在信号路径阵列中的位置并调整信号导通路径。

2、为了记录信号路径的缺陷，目前，通常是在hbm厚度方向上最下层的接口芯片上设置集成熔丝阵列，集成熔丝阵列中的每个熔丝与信号路径阵列中的每个信号路径对应，以将处于不良导通状态的信号路径的位置记录在集成熔丝阵列中。通过读取集成熔丝阵列，确定该信号路径在信号路径阵列中的位置并对其修复。然而，如此设置使得集成熔丝阵列的逻辑电路的面积占比较大，且时序控制困难、运行操作复杂，信息传递路径较长。

技术实现思路

1、以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

2、本公开提供一种芯片堆叠结构及其制作方法。

3、根据本公开实施例的第一方面，提供了一种芯片堆叠结构，包括：

4、第一半导体芯片、第二半导体芯片、连接所述第一半导体芯片和所述第二半导体芯片的信号传输结构、设置在所述第一半导体芯片上的第一控制电路和第一选择电路；

5、其中，所述信号传输结构包括第一传输结构和第二传输结构，所述第一传输结构和所述第二传输结构均包括设置在所述第二半导体芯片中的硅通孔；

6、所述第一控制电路包括第一编程器件，所述第一编程器件为一次性可编程器件，所述第一编程器件被配置为存储所述第一传输结构的状态信息，所述第一控制电路与所述第一选择电路的控制端耦接；

7、所述第一选择电路的两个输出端分别与所述第一传输结构和所述第二传输结构耦接，所述第一选择电路被配置为根据所述第一编程器件存储的所述状态信息，将信号传输至所述第一传输结构和所述第二传输结构之一。

8、根据本公开的一些实施例，所述芯片堆叠结构还包括：设置在所述第二半导体芯片上的第二控制电路和第二选择电路；

9、所述第二控制电路包括第二编程器件，所述第二编程器件为一次性可编程器件，所述第二编程器件被配置为存储所述第一传输结构的状态信息，所述第二控制电路与所述第二选择电路的控制端耦接；

10、所述第二选择电路的两个输入端分别与所述第一传输结构和所述第二传输结构耦接，所述第二选择电路被配置为根据所述第二编程器件存储的所述状态信息，输出所述第一传输结构和所述第二传输结构之一上的所述信号。

11、根据本公开的一些实施例，所述芯片堆叠结构还包括：连接所述第一半导体芯片和所述第二半导体芯片的第三传输结构以及设置在所述第二半导体芯片上的第二选择电路；

12、所述第三传输结构被配置为将所述第一控制电路耦接至所述第二选择电路的控制端；

13、所述第二选择电路的两个输出端分别与所述第一传输结构和所述第二传输结构耦接，所述第二选择电路被配置为根据所述第一编程器件存储的所述状态信息，输出所述第一传输结构和所述第二传输结构之一上的所述信号。

14、根据本公开的一些实施例，所述第一传输结构的所述状态信息包括第一状态信息和第二状态信息之一，其中，所述第一状态信息表征所述第一传输结构有效且未被占用，所述第二状态信息表征所述第一传输结构失效或被占用。

15、根据本公开的一些实施例，所述一次性可编程器件包括熔丝器件和反熔丝器件之一。

16、根据本公开的一些实施例，所述第一控制电路还包括状态信息传输子电路和感应放大子电路；

17、所述状态信息传输子电路与所述第一编程器件耦接，所述状态信息传输子电路被配置为将所述第一编程器件存储的所述状态信息传输至所述感应放大子电路；

18、所述感应放大子电路与所述状态信息传输子电路耦接，所述感应放大子电路被配置为感测所述状态信息，并将所述状态信息对应的控制信号输出至所述第一选择电路。

19、根据本公开的一些实施例，所述第一控制电路还包括编程控制子电路，所述编程控制子电路与所述状态信息传输子电路耦接，所述编程控制子电路被配置为与所述状态信息传输子电路共同控制所述第一编程器件的编程操作。

20、根据本公开的一些实施例，所述状态信息传输子电路包括第一晶体管；所述第一晶体管的第一端与所述第一编程器件的第二端耦接，所述第一晶体管的第二端与第一节点耦接，所述第一编程器件的第一端与读写信号端耦接，所述读写信号端被配置为提供读取信号或编程信号。

21、根据本公开的一些实施例，所述感应放大子电路包括第二晶体管、第三晶体管和锁存器；

22、所述第二晶体管的第一端与所述第一节点耦接，所述第二晶体管的第二端与第二节点耦接，

23、所述第三晶体管的第一端与第一电源端耦接，所述第三晶体管的第二端与所述第二节点耦接，

24、所述锁存器的输入端与所述第二节点耦接，所述锁存器的输出端作为所述第一控制电路的输出端。

25、根据本公开的一些实施例，所述编程控制子电路包括第四晶体管；所述第四晶体管的第一端与所述第一节点耦接，所述第四晶体管的第二端与第二电源端耦接。

26、根据本公开的一些实施例，所述读取信号的电压为零电压。

27、根据本公开的一些实施例，所述第二控制电路的结构与所述第一控制电路的结构相同。

28、根据本公开的一些实施例，所述第一传输结构还包括设置在所述第一半导体芯片上的第一接触垫和设置在所述第二半导体芯片上的第二接触垫，所述第一接触垫和所述第二接触垫电连接；

29、所述第二传输结构还包括设置在所述第一半导体芯片上的第三接触垫和设置在所述第二半导体芯片上的第四接触垫，所述第三接触垫和所述第四接触垫电连接；

30、所述第一选择电路的两个输出端分别与所述第一接触垫和所述第三接触垫耦接，所述第二选择电路的两个输入端分别与所述第二接触垫和所述第四接触垫耦接。

31、根据本公开的一些实施例，所述第三传输结构包括设置在所述第二半导体芯片上的硅通孔，所述第三传输结构的所述硅通孔的平面尺寸大于所述第一传输结构和所述第二传输结构任一的所述硅通孔的平面尺寸。

32、根据本公开的一些实施例，所述第三传输结构还包括设置在所述第一半导体芯片上的第五接触垫以及设置在所述第二半导体芯片上的第六接触垫；所述第一控制电路与所述第五接触垫耦接，第二选择电路的控制端与所述第六接触垫耦接。

33、根据本公开实施例的第二方面，提供了一种芯片堆叠结构的制作方法，包括：

34、提供第一半导体芯片，所述第一半导体芯片包括第一控制电路和第一选择电路；

35、提供第二半导体芯片，所述第二半导体芯片包括硅通孔；

36、将所述第二半导体芯片与所述第一半导体芯片键合，以形成信号传输结构；

37、其中，所述信号传输结构包括第一传输结构和第二传输结构，所述第一传输结构和所述第二传输结构均包括设置在所述第二半导体芯片中的硅通孔；

38、所述第一控制电路包括第一编程器件，所述第一编程器件为一次性可编程器件，所述第一编程器件被配置为存储所述第一传输结构的状态信息，所述第一控制电路与所述第一选择电路的控制端耦接；

39、所述第一选择电路的两个输出端分别与所述第一传输结构和所述第二传输结构耦接，所述第一选择电路被配置为根据所述第一编程器件存储的所述状态信息，将信号传输至所述第一传输结构和所述第二传输结构之一。

40、本公开实施例所提供的芯片堆叠结构及其制作方法中，通过在第一半导体芯片上均设置与每个第一传输结构位置对应的第一控制电路和第一选择电路，降低在第一半导体芯片上的面积占比，同时使得芯片堆叠结构在初始化过程的上电瞬间第一选择电路即可通过读取第一控制电路中存储的第一传输结构的状态信息，缩短信息传递路径，降低修复操作的复杂性，省去复杂的逻辑控制且不需要分时传输，精简走线资源和降低面积成本。

41、在阅读并理解了附图和详细描述后，可以明白其他方面。