存储器及其控制方法、电路板、电子设备与流程

本技术涉及存储，尤其涉及一种存储器及其控制方法、电路板、电子设备。

背景技术：

1、近年来，随着人工智能(artificial intelligence，ai)领域和计算领域的飞速发展，对存储器的容量有了更高的要求。可以通过增加电子设备中存储器的数量，来满足对存储器的容量的要求。

2、然而，存储器的数量增加，必然导致用于集成存储器的电路板上的走线资源增加，进而导致电路板的板级空间资源增加。

技术实现思路

1、为了解决上述技术问题，本技术提供一种存储器及其控制方法、电路板、电子设备，可以利用控制电路向存储器传输第一信号的走线，代替现有的多种用于传输命令的走线。

2、第一方面，本技术提供一种存储器，该存储器包括恢复时钟接收器、命令译码器、多个存储单元、第一命令接口。恢复时钟接收器，用于在第一时钟信号的触发下，通过第一命令接口接收控制电路发送的第一信号，并将第一信号发送至命令译码器。第一时钟信号的时钟频率，与控制电路中用于触发第一信号输出的第二时钟信号的时钟频率相同。命令译码器响应于接收的第一信号，确定与第一信号匹配的第一命令，并将第一命令发送至至少部分存储单元。至少部分存储单元接收到第一命令，执行与第一命令匹配的操作。

3、本技术中，由于第一时钟信号的时钟频率，与控制电路中用于触发第一信号输出的第二时钟信号的时钟频率相同，因此，控制电路在第二时钟信号的触发下，每向第一恢复时钟接收器发送一个高电平(数字信号“1”)，第一恢复时钟接收器在同时钟频率的第一时钟信号的触发下，也会接收相应的高电平(数字信号“1”)；或者，控制电路在第二时钟信号的触发下，每向第一恢复时钟接收器发送一个低电平(数字信号“0”)，第一恢复时钟接收器在同时钟频率的第一时钟信号的触发下，也会接收相应的低电平(数字信号“0”)。

4、上述第一命令可以是写命令、读命令、片选命令、激活命令、预充命令、刷新命令、低功耗工作命令等由控制电路向存储器发送的命令。这样一来，控制电路向存储器发送第一信号的走线，还可以代替地址线(a0～a17、bg[1:0]、ba[1:0]等)、片选线cs、激活线act_n等。结合前述省去的时钟线ck_t/c和时钟使能线cke，大大减少了电路板上走线的数量，提高了第一走线的利用率，节省了电路板的板级空间资源以及带宽。

5、在一些可能实现的方式中，在不同情况下，第一命令可以作用于不同的存储单元，第一命令中还可以包括第一地址，可以根据第一地址指定需要执行第一命令的至少部分存储单元，从而由指定的至少部分存储单元来执行与第一命令匹配的操作。具体的，存储器还包括多路选通器。命令译码器，用于根据第一命令，确定第一命令指示的至少部分存储单元。命令译码器，还用于通过多路选通器将第一命令发送至至少部分存储单元。

6、在一些可能实现的方式中，存储器还包括数据接口。在第一命令为写命令的情况下，至少部分存储单元，用于通过数据接口和多路选通器接收写数据。或者，在第一命令为读命令的情况下，至少部分存储单元，还用于通过多路选通器和数据接口读出读数据。

7、在此基础上，数据接口的数量为多个，存储器还包括数据传输单元。

8、在第一命令为写命令的情况下，数据传输单元，用于在第三时钟信号的触发下，通过多个数据接口并行接收控制电路发送的多组第一数据，将并行的多组第一数据转换为串行的写数据，并将串行的写数据通过多路选通器串行发送至至少部分存储单元；第三时钟信号的时钟频率，与控制电路中用于触发多组第一数据输出的第四时钟信号的时钟频率相同。由于第三时钟信号的时钟频率与第四时钟信号的时钟频率相同，因此，在第四时钟信号的触发下，控制电路每向数据传输单元发送一个高电平(数字信号“1”)，数据传输单元在同时钟频率的第三时钟信号的触发下，也会接收相应的高电平(数字信号“1”)；或者，在第四时钟信号的触发下，数据收发器每向数据传输单元发送一个低电平(数字信号“0”)，数据传输单元在同时钟频率的第三时钟信号的触发下，也会接收相应的低电平(数字信号“0”)。

9、例如，第一数据通过第二走线传输至数据接口，第二走线的数量为16根，且每16位写数据构成一个有效写数据。第一恢复时钟接收器接收用于指示写命令的第一信号后，数据传输单元通过16根第二走线并行接收16个第一数据。数据传输单元将并行的16个第一数据转换为串行的16位写数据，串行的16位写数据作为有效写数据写入至少部分存储单元中。

10、或者，第一命令为读命令；数据传输单元，还用于通过多路选通器接收至少部分存储单元发送的串行的读数据，将串行的读数据转换为并行的多组第二数据，并在第五时钟信号的触发下，通过多个数据接口将多组第二数据并行输入至控制电路；第五时钟信号的时钟频率，与用于触发控制电路接收多组第二数据的第六时钟信号的时钟频率相同。由于第五时钟信号的时钟频率与第六时钟信号的时钟频率相同，因此，在第五时钟信号的触发下，数据传输单元每向控制电路发送一个高电平(数字信号“1”)，控制电路在同时钟频率的第六时钟信号的触发下，也会接收相应的高电平(数字信号“1”)；或者，在第五时钟信号的触发下，数据传输单元每向控制电路发送一个低电平(数字信号“0”)，控制电路在同时钟频率的第六时钟信号的触发下，也会接收相应的低电平(数字信号“0”)。

11、例如，数据接口利用第二走线输出第二数据，第二走线的数量为16根，且每16位读数据构成一个有效读数据。第一恢复时钟接收器接收用于指示读命令的第一信号后，至少部分存储单元通过多路选通器向数据传输单元串行发送16个读数据。数据传输单元将串行的16个读数据转换为并行的16个第二数据，并将并行的16个第二数据通过16根第二走线输出。

12、在一些可能实现的方式中，第三时钟信号的时钟频率与第五时钟信号的时钟频率相同。这样一来，向至少部分存储单元写入写数据的频率，与从至少部分存储单元读出读数据的频率相同。

13、在一些可能实现的方式中，恢复时钟接收器包括第一时钟生成电路，第一时钟生成电路用于生成第一时钟信号、第三时钟信号、以及第五时钟信号。在此基础上，控制电路包括第三时钟生成电路，第三时钟生成电路用于生成第二时钟信号。

14、本技术可以利用第一时钟生成电路生成第一时钟信号，利用第三时钟生成电路生成第二时钟信号，因此，无需由外部电路通过走线来向控制电路提供用于触发第一信号输出的第二时钟信号，也无需由外部电路通过走线来向存储器提供用于触发接收第一信号的第一时钟信号。从而省去时钟线ck_t/c和时钟使能线cke，减少电路板上走线的数量，节省电路板的板级空间资源以及带宽。

15、在第一命令为写命令时，第一时钟生成电路生成第三时钟信号，可以节省数据线接收时钟tdqs[2:0]t/c；在第一命令为读命令时，第一时钟生成电路生成第五时钟信号，可以节省数据线发送时钟dqs[2:0]t/c。从而大大减少了电路板上走线的数量，提高了第一走线和第二走线的利用率，节省了电路板的板级空间资源以及带宽。

16、在一些可能实现的方式中，在第一命令为第一片选命令的情况下，存储器用于在第一片选命令的控制下开始工作，在第二片选命令的控制下保持非工作状态；第一片选命令与第二片选命令不同。假设存储器包括第一存储器和第二存储器，第一存储器和第二存储器均处于非工作状态。若控制电路需要与第一存储器交互，可以向第一存储器和第二存储器发送第一片选命令，第一片选命令可以作为第一存储器的片选使能，使得第一存储器开始工作。在第一存储器接收到与第一片选命令不同的第二片选命令时，第一存储器仍然处于非工作状态。而对于第二存储器，即使接收到第一片选命令，但第二存储器仍然处于非工作状态。这样一来，还可以节省片选线cs，减少电路板上走线的数量，提高了第一走线的利用率，节省电路板的板级空间资源以及带宽。

17、在一些可能实现的方式中，第一命令接口的个数为多个。恢复时钟接收器，用于在第一时钟信号的触发下，通过多个第一命令接口并行接收控制电路发送的多组第一子信号，可以提高第一信号的传输效率。恢复时钟接收器，还用于将并行传输的多组第一子信号转换为串行的第一信号。以第一命令为写命令或读命令为例，第一走线的根数和第一命令的数量为多个，使得第一信号先于与其对应的写数据输入至存储器，或者，使得第一信号先输入至存储器，与该第一信号对应的读数据再从存储单元发送至控制电路。

18、在一些可能实现的方式中，存储器还包括恢复时钟发生器和第二命令接口。至少部分存储单元，还用于向命令译码器发送第二命令。命令译码器，还用于响应于接收的第二命令，确定与第二命令匹配的第二信号，并将第二信号发送至恢复时钟发生器。恢复时钟发生器，用于在第七时钟信号的触发下，通过第二命令接口向控制电路发送第二信号；第七时钟信号的时钟频率，与用于触发控制电路接收第二信号的第八时钟信号的时钟频率相同。

19、例如，第二命令包括告警命令、数据取反命令中的至少一种。省去告警线alert_n和数据取反线dmi，减少电路板上走线的数量，提高了第一走线、第二走线、以及第三走线的利用率，节省电路板的板级空间资源以及带宽。

20、在一些可能实现的方式中，第二命令接口的个数为多个。恢复时钟发生器，用于将串行的第二信号转换为并行的多组第二子信号，以提高第二信号的传输速率，避免第二信号传输过慢，导致存储单元向控制电路发送的数据先于第二信号输出。恢复时钟发生器，还用于在第七时钟信号的触发下，通过多个第二命令接口向控制电路并行发送多组第二子信号。

21、在一些可能实现的方式中，恢复时钟发生器包括第二时钟生成电路，第二时钟生成电路用于生成第七时钟信号。在此基础上，控制电路包括第四时钟生成电路，第四时钟生成电路生成第八时钟信号。

22、由于存储器可以自生成第七时钟信号，控制电路可以自生成第八时钟信号，因此，无需由外部电路通过走线来向存储器提供用于触发第二信号输出的第七时钟信号，也无需由外部电路通过走线来向控制电路提供用于接收第二信号的第八时钟信号。从而可以省去时钟线ck_t/c和时钟使能线cke，减少电路板上走线的数量，节省电路板的板级空间资源以及带宽。

23、第二方面，本技术提供一种电路板，该电路板包括控制电路和第一方面所述的存储器。控制电路，用于在第二时钟信号的触发下，向存储器发送第一信号。

24、本技术中，由于第一恢复时钟接收器第一时钟信号的时钟频率，与控制电路中用于触发第一信号输出的第二时钟信号的时钟频率相同，因此，控制电路在第二时钟信号的触发下，每向第一恢复时钟接收器发送一个高电平(数字信号“1”)，第一恢复时钟接收器在同时钟频率的第一时钟信号的触发下，也会接收相应的高电平(数字信号“1”)；或者，控制电路在第二时钟信号的触发下，每向第一恢复时钟接收器发送一个低电平(数字信号“0”)，第一恢复时钟接收器在同时钟频率的第一时钟信号的触发下，也会接收相应的低电平(数字信号“0”)。

25、第一命令可以是写命令、读命令、片选命令、激活命令、预充命令、刷新命令、低功耗工作命令等由控制电路向存储器发送的命令。这样一来，控制电路向存储器发送第一信号的走线，还可以代替地址线(a0～a17、bg[1:0]、ba[1:0]等)、片选线cs、激活线act_n等。结合前述省去的时钟线ck_t/c和时钟使能线cke，大大减少了电路板上走线的数量，提高了第一走线的利用率，节省了电路板的板级空间资源以及带宽。

26、第三方面，本技术提供一种电子设备，该电子设备包括一个或多个计算机程序和第二方面所述的电路板；一个或多个计算机程序存储在电路板上的存储器中。

27、第三方面以及第三方面的任意一种实现方式分别与第一方面以及第一方面的任意一种实现方式相对应。第三方面以及第三方面的任意一种实现方式所对应的技术效果可参见上述第一方面以及第一方面的任意一种实现方式所对应的技术效果，此处不再赘述。

28、第四方面，本技术提供一种存储器的控制方法，该存储器包括第一命令接口。存储器的控制方法包括：在第一时钟信号的触发下，通过第一命令接口接收控制电路发送的第一信号；第一时钟信号的时钟频率，与控制电路中用于触发第一信号输出的第二时钟信号的时钟频率相同。响应于接收的第一信号，确定与第一信号匹配的第一命令。执行与第一命令匹配的操作。

29、在一些可能实现的方式中，存储器还包括数据接口。第一命令为写命令；执行与第一命令匹配的操作，包括：通过数据接口接收写数据；或者，第一命令为读命令；执行与第一命令匹配的操作，包括：通过数据接口读出读数据。

30、在一些可能实现的方式中，数据接口的数量为多个，第一命令为写命令；通过数据接口接收写数据，包括：在第三时钟信号的触发下，通过多个数据接口并行接收控制电路发送的多组第一数据；第三时钟信号的时钟频率，与控制电路中用于触发多组第一数据输出的第四时钟信号的时钟频率相同；将并行的多组第一数据转换为串行的写数据；写入串行的写数据。

31、在一些可能实现的方式中，数据接口的数量为多个，第一命令为读命令；通过数据接口读出读数据，包括：将串行的读数据转换为并行的多组第二数据；在第五时钟信号的触发下，通过多个数据接口将多组第二数据并行输入至控制电路；第五时钟信号的时钟频率，与用于触发控制电路接收多组第二数据的第六时钟信号的时钟频率相同。

32、在一些可能实现的方式中，第一命令为第一片选命令；执行与第一命令匹配的操作，包括：在第一片选命令的控制下开始工作，在第二片选命令的控制下保持非工作状态；第一片选命令与第二片选命令不同。

33、在一些可能实现的方式中，第一命令接口的个数为多个；在第一时钟信号的触发下，通过第一命令接口接收控制电路发送的第一信号，包括：在第一时钟信号的触发下，通过多个第一命令接口并行接收控制电路发送的多组第一子信号；将并行传输的多组第一子信号转换为串行的第一信号。

34、在一些可能实现的方式中，存储器还包括第二命令接口。产生第二命令，并确定与第二命令匹配的第二信号；在第七时钟信号的触发下，通过第二命令接口向控制电路发送第二信号；第七时钟信号的时钟频率，与用于触发控制电路接收第二信号的第八时钟信号的时钟频率相同。

35、在一些可能实现的方式中，第二命令接口的个数为多个。在第七时钟信号的触发下，通过第二命令接口向控制电路发送第二信号，包括：将串行的第二信号转换为并行的多组第二子信号；在第七时钟信号的触发下，通过多个第二命令接口向控制电路并行发送多组第二子信号。

36、第四方面以及第四方面的任意一种实现方式分别与第一方面以及第一方面的任意一种实现方式相对应。第四方面以及第四方面的任意一种实现方式所对应的技术效果可参见上述第一方面以及第一方面的任意一种实现方式所对应的技术效果，此处不再赘述。