存储器装置和测试该存储器装置的故障的方法与流程
- 国知局
- 2024-07-31 19:49:55
本公开总体上涉及存储器装置和测试其故障的方法,更具体地,涉及一种三维存储器装置和测试其故障的方法。
背景技术:
1、存储器装置可被分类为当供电中断时丢失所存储的数据的易失性存储器装置或者即使当供电中断时也保留所存储的数据的非易失性存储器装置。
2、非易失性存储器装置可包括nand闪存、nor闪存、电阻随机存取存储器(reram)、相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)、自旋转移矩随机存取存储器(stt-ram)等。
3、nand闪存系统可包括被配置为存储数据的存储器装置以及被配置为控制存储器装置的控制器。存储器装置可包括存储数据的存储器单元阵列以及被配置为响应于从控制器发送的命令而执行编程操作、读操作或擦除操作的外围电路。
4、存储器单元阵列可包括多个存储块,并且多个存储块中的每一个可包括多个存储器单元。
5、随着存储器装置的集成度增加,由于各种原因而引起的故障通常增加。
技术实现思路
1、一些实施方式可提供一种存储器装置和测试存储器装置的故障的方法,其可检查接合叠加故障。
2、根据本公开的实施方式,一种存储器装置包括:第一芯片,其包括存储器单元阵列;以及第二芯片,其与第一芯片交叠。第二芯片包括:半导体基板,其包括外围电路区域和下测试区域;多个子测试焊盘和输入焊盘,其设置在半导体基板的下测试区域上并且彼此间隔开;多个子测试电路,其分别连接到多个子测试焊盘;以及检测电路,其连接到多个子测试电路的多个端子,该检测电路被配置为输出根据从多个端子输入的多个信号而改变的检测信号。
3、另外根据本公开是一种测试存储器装置的故障的方法。该方法包括以下步骤:提供包括上测试焊盘的第一芯片;提供第二芯片,该第二芯片包括输入焊盘、布置在输入焊盘的两侧以彼此间隔开的多个子测试焊盘、连接到子测试焊盘的多个子测试电路以及连接到多个子测试电路的检测电路;将第一芯片和第二芯片彼此接合,使得上测试焊盘和输入焊盘彼此连接;通过向输入焊盘输入测试信号来从多个子测试电路输出输入到检测电路的多个信号;以及基于根据所述多个信号从检测电路输出的检测信号,确定第一芯片和第二芯片之间的对准误差。
技术特征:1.一种存储器装置,该存储器装置包括:
2.根据权利要求1所述的存储器装置,其中,所述多个子测试焊盘和所述输入焊盘彼此间隔开恒定距离。
3.根据权利要求1所述的存储器装置,其中,所述第一芯片包括与所述半导体基板的所述下测试区域的一部分交叠的上测试焊盘。
4.根据权利要求3所述的存储器装置,其中,所述多个子测试焊盘和所述输入焊盘分离开比所述上测试焊盘的宽度窄的距离。
5.根据权利要求1所述的存储器装置,其中,所述多个子测试焊盘相对于所述输入焊盘对称地布置。
6.根据权利要求1所述的存储器装置,其中,所述多个子测试电路包括具有不同电阻值的多个电阻器。
7.根据权利要求6所述的存储器装置,其中,所述第二芯片还包括位于所述半导体基板上的栅极绝缘层,并且所述多个电阻器包括设置在所述半导体基板的所述下测试区域上的多个导电图案,并且所述栅极绝缘层插置在所述半导体基板的所述下测试区域与所述多个导电图案之间。
8.根据权利要求6所述的存储器装置,其中,所述第二芯片包括形成在所述半导体基板中的多个分离层,并且
9.一种测试存储器装置的故障的方法,该方法包括以下步骤:
10.根据权利要求9所述的方法,其中,所述多个信号包括第一逻辑电平和第二逻辑电平。
11.根据权利要求10所述的方法,其中,从所述多个子测试电路当中的没有电连接到所述输入焊盘的子测试电路输出所述第一逻辑电平,并且
12.根据权利要求9所述的方法,其中,从所述检测信号检测所述多个子测试焊盘当中的与所述上测试焊盘交叠的子测试焊盘。
13.根据权利要求9所述的方法,其中,所述多个子测试电路包括具有不同电阻值的多个电阻器。
14.根据权利要求10所述的方法,其中,所述多个子测试焊盘包括第一子测试焊盘、第二子测试焊盘、第三子测试焊盘和第四子测试焊盘,并且
15.根据权利要求14所述的方法,其中,从所述多个子测试电路输出与所述第一逻辑电平和所述第二逻辑电平中的至少一个对应的所述多个信号,并且
16.根据权利要求15所述的方法,其中,当所述第二逻辑电平作为所述测试信号输入到所述输入焊盘并且所述第一逻辑电平从所述第一子测试电路至所述第四子测试电路中的每一个输出时,
17.根据权利要求15所述的方法,其中,当所述第二逻辑电平作为所述测试信号输入到所述输入焊盘并且从所述第一子测试电路和所述第四子测试电路中的每一个输出时,
18.根据权利要求15所述的方法,其中,当所述第二逻辑电平作为所述测试信号输入到所述输入焊盘并且从所述第二子测试电路和所述第三子测试电路中的每一个输出时,
19.根据权利要求9所述的方法,其中,所述多个子测试焊盘中的每一个具有相同的宽度。
技术总结本申请涉及一种存储器装置和测试该存储器装置的故障的方法。所述存储器装置包括:包括存储器单元阵列的第一芯片以及与第一芯片交叠的第二芯片。第二芯片包括:包括外围电路区域和下测试区域的半导体基板;设置在半导体基板的下测试区域上并且彼此间隔开的多个子测试焊盘和输入焊盘;分别连接到所述多个子测试焊盘的多个子测试电路;以及连接到所述多个子测试电路的多个端子的检测电路,该检测电路被配置为输出根据从所述多个端子输入的多个信号而改变的检测信号。技术研发人员:裵炳郁,安正烈受保护的技术使用者:爱思开海力士有限公司技术研发日:技术公布日:2024/4/17本文地址:https://www.jishuxx.com/zhuanli/20240731/184228.html
版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。
下一篇
返回列表