NAND结构忆阻器阵列结构及其制备方法

本发明涉及非易失存储，特别涉及一种nand结构忆阻器阵列结构及其制备方法。

背景技术：

1、如图1所示，忆阻器(memristor)是一种新型的非易失存储器。忆阻器的结构通常由下电极、阻变材料层和上电极堆叠而成。忆阻器具有高速、低功耗、工艺简单、可后道集成等优势，是一种有潜在应用价值的新型半导体存储器。忆阻器通过电导态(或电阻态)的转换实现信息的存储。在实际操作中，通过对忆阻器施加一定幅值、脉宽的电压脉冲可以改变忆阻器的电阻值，实现数据的写入功能。通过测量忆阻器的电阻值，可以实现数据的读取功能。

2、如图2-4所示，在实际应用中，忆阻器由晶体管串联形成1晶体管-1忆阻器结构(1t1r结构)，再以交叉开关矩阵(crossbar)的形式组成忆阻器阵列。crossbar结构1t1r忆阻器阵列通常具有多个交叉的字线(wordline，wl)和位线(bitline，bl)，以及一条连通的源线(sourceline，sl)。当选中一个忆阻器时，需要在对应的wl施加高电压vpass使晶体管导通，其他wl的电压为0v使晶体管关断，在对应的bl施加操作电压vopr，其他bl电压为0v，sl电压为0v，这样只有选中的忆阻器两端的电压会达到操作电压vopr。

3、其中，crossbar结构的1t1r忆阻器阵列的单元面积由串联晶体管尺寸决定，crossbar结构的晶体管器件由于具有独立的漏极和栅极，因而单元特征面积受限于晶体管的特征面积，只能达到6-8f2，无法进一步缩小至忆阻器理论最小特征面积4f2，从而限制了存储密度的提高。

技术实现思路

1、本发明提供一种nand结构忆阻器阵列结构及其制备方法，以解决现有忆阻器阵列结构无法缩小至忆阻器理论最小特征面积4f2，进而限制了存储密度的进一步提高等问题。

2、本发明第一方面实施例提供一种1t1r单元结构，包括：忆阻器和第一晶体管，其中，所述忆阻器的一端与所述第一晶体管的源极连接，所述忆阻器的另一端与所述晶体管的漏极连接。

3、可选地，所述忆阻器的阻变层选用hfox、taox、tiox、zrox、alox、siox中的任一种或多种组成的多元金属氧化物、金属非金属混合氧化物和/或钙钛矿氧化物材料。

4、可选地，所述忆阻器的电极选用pt、pd、ir、ta、hf、ti、zr、w、ru、al、tin、tan、poly-si中的一种或多种。

5、可选地，所述第一晶体管选用硅基晶体管、化合物半导体晶体管、薄膜氧化物晶体管、二维材料晶体管中的任一种。

6、本发明第二方面实施例提供一种nand结构忆阻器阵列结构，包括：多个1t1r单元结构，所述多个1t1r单元结构按行列设置，形成nand结构忆阻器阵列结构，其中，

7、位于同一列的所述多个1t1r单元结构串联，且位于两端的1t1r单元结构分别连接第二晶体管和第三晶体管，所述第二晶体管的漏极与位线连接，所述第三晶体管的源极与源线连接；

8、位于同一行的所述每个1t1r单元结构的第一晶体管的栅极均与同一wl字线连接，位于同一行的所述第二晶体管的栅极均与同一漏选通线连接，所述第三晶体管的栅极均与同一源选通线连接。

9、可选地，所述第一晶体管、所述第二晶体管和所述第三晶体管型号与尺寸均不同。

10、可选地，所述第二晶体管选用硅基晶体管、化合物半导体晶体管、薄膜氧化物晶体管、二维材料晶体管中的任一种；所述第三晶体管选用硅基晶体管、化合物半导体晶体管、薄膜氧化物晶体管、二维材料晶体管中的任一种。

11、本发明第三方面实施例提供一种nand结构忆阻器阵列制备方法，包括：

12、通过半导体前道工艺串联多个1t1r单元结构的晶体管，得到初始nand阵列晶体管；

13、在所述初始nand阵列晶体管上生长一层忆阻器下电极材料，并进行第一次光刻，以定义忆阻器下电极图形；

14、对所述忆阻器下电极图形进行第一次刻蚀，形成忆阻器下电极；

15、在所述忆阻器下电极上生长阻变层材料，并进行第二次光刻，以定义忆阻器阻变层图形；

16、对所述忆阻器阻变层图形进行第二次刻蚀，形成忆阻器阻变层；

17、在所述忆阻器阻变层上生长忆阻器上电极材料，并进行第三次光刻，以定义忆阻器上电极图形；

18、对所述忆阻器上电极图形进行第三次刻蚀形成忆阻器，完成nand结构忆阻器阵列制备。

19、本发明第四方面实施例提供一种电子设备，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序，以实现如上述实施例所述的nand结构忆阻器阵列制备方法。

20、本发明第四方面实施例提供一种计算机可读存储介质，所述计算机可读存储介质存储计算机程序，该程序被处理器执行时实现如上的nand结构忆阻器阵列制备方法。

21、本发明实施例提成的nand结构忆阻器阵列结构及其制备方法，通过nand结构忆阻器阵列的1t1r单元的晶体管串联并共用源漏有源区，实现了1t1r存储单元面积的缩小，达到了忆阻器理论最小特征面积4f2，提高了忆阻器的存储密度。

22、本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

技术特征：

1.一种1t1r单元结构，其特征在于，包括：忆阻器和第一晶体管，其中，所述忆阻器的一端与所述第一晶体管的源极连接，所述忆阻器的另一端与所述晶体管的漏极连接。

2.根据权利要求1所述的1t1r单元结构，其特征在于，所述忆阻器的阻变层选用hfox、taox、tiox、zrox、alox、siox中的任一种或多种组成的多元金属氧化物、金属非金属混合氧化物和/或钙钛矿氧化物材料。

3.根据权利要求1所述的1t1r单元结构，其特征在于，所述忆阻器的电极选用pt、pd、ir、ta、hf、ti、zr、w、ru、al、tin、tan、poly-si中的一种或多种。

4.根据权利要求1所述的1t1r单元结构，其特征在于，所述第一晶体管选用硅基晶体管、化合物半导体晶体管、薄膜氧化物晶体管、二维材料晶体管中的任一种。

5.一种nand结构忆阻器阵列结构，其特征在于，采用权利要求1-4中任一项所述的1t1r单元结构，包括：

6.根据权利要求5所述的nand结构忆阻器阵列结构，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管型号与尺寸均不同。

7.根据权利要求6所述的nand结构忆阻器阵列结构，其特征在于，所述第二晶体管选用硅基晶体管、化合物半导体晶体管、薄膜氧化物晶体管、二维材料晶体管中的任一种；

8.一种nand结构忆阻器阵列制备方法，其特征在于，包括以下步骤：

9.一种电子设备，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序，以实现如权利要求8所述的nand结构忆阻器阵列制备方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行，以用于实现如权利要求8所述的nand结构忆阻器阵列制备方法。

技术总结本发明涉及非易失存储技术领域，特别涉及一种NAND结构忆阻器阵列结构及其制备方法，其中，忆阻器阵列结构包括：多个1T1R单元结构，多个1T1R单元结构按行列设置，形成NAND结构忆阻器阵列结构，其中，位于同一列的多个1T1R单元结构串联，且位于两端的1T1R单元结构分别连接第二晶体管和第三晶体管，第二晶体管的漏极与位线连接，第三晶体管的源极与源线连接；位于同一行的每个1T1R单元结构的第一晶体管的栅极均与同一WL字线连接，位于同一行的第二晶体管的栅极均与同一漏选通线连接，第三晶体管的栅极均与同一源选通线连接。由此，解决了现有忆阻器阵列结构无法缩小至忆阻器理论最小特征面积4F<supgt;2</supgt;等问题。技术研发人员：唐建石,胡若飞,何源,高滨,钱鹤,吴华强受保护的技术使用者：清华大学技术研发日：技术公布日：2024/4/17