三维存储器装置的制作方法

本公开内容涉及三维(3d)存储器装置及其制造方法。

背景技术：

1、通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储器单元缩放到更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储器单元的存储密度接近上限。3d存储器架构可以解决平面存储器单元中的密度限制。3d存储器架构包括存储器阵列和用于控制往来于存储器阵列的信号的外围电路。

技术实现思路

1、本公开内容描述了3d存储器装置和用于形成3d存储器装置的方法以及包括3d存储器装置的系统的实施例。

2、在一个示例中，一种用于形成3d存储器装置的方法包括：提供半导体结构，其中，半导体结构包括多层堆叠结构、在多层堆叠结构之上的第一半导体层、在第一半导体层之上的电介质层、和在电介质层之上的衬底，其中，多层堆叠结构包括多个交替堆叠的导电层和电介质层，其中，半导体结构还包括穿透多层堆叠结构、第一半导体层、电介质层和衬底的多个沟道结构；去除所述衬底以暴露所述电介质层；去除所述电介质层、以及所述沟道结构中的每个沟道结构的部分；以及在所述第一半导体层之上沉积第二半导体层，其中，所述沟道结构电耦接到所述第二半导体层。

3、在另一示例中，一种3d存储器装置包括：多层堆叠结构，其中，多层堆叠结构包括多个交替堆叠的导电层和电介质层；在所述多层堆叠结构之上的半导体层；穿透所述多层堆叠结构和所述半导体层的多个沟道结构，其中，每个沟道结构的第一端位于所述半导体层内，并且其中，所述沟道结构的所述第一端基本上彼此对齐。

4、在又一示例中，一种系统包括控制器和耦接到控制器的3d存储器装置。3d存储器装置包括：多层堆叠结构，其中，多层堆叠结构包括多个交替堆叠的导电层和电介质层；在所述多层堆叠结构之上的半导体层；以及穿透所述多层堆叠结构和所述半导体层的多个沟道结构，其中，每个沟道结构的第一端位于所述半导体层内，并且其中，所述沟道结构的所述第一端基本上彼此对齐。

5、根据以下具体实施方式、附图和权利要求，在一些实施方式中存在的其他方面、特征和各种优点将是显而易见的。

技术特征：

1.一种用于形成三维(3d)存储器装置的方法，所述方法包括：

2.根据权利要求1所述的方法，还包括：

3.根据权利要求2所述的方法，还包括：

4.根据权利要求1-3中任一项所述的方法，其中，所述沟道结构中的每个沟道结构包括电介质填料层、半导体沟道层和沟道膜，并且其中，所述沟道膜包括隧穿层、存储层和阻挡层。

5.根据权利要求4所述的方法，其中，去除所述电介质层、以及所述沟道结构中的每个沟道结构的部分包括：

6.根据权利要求5所述的方法，其中，去除所述电介质层、以及所述沟道结构中的每个沟道结构的部分还包括：

7.根据权利要求5所述的方法，其中，去除所述电介质层、以及所述沟道结构中的每个沟道结构的部分还包括：

8.根据权利要求4所述的方法，其中，去除所述电介质层、以及所述沟道结构中的每个沟道结构的部分包括：

9.根据权利要求8所述的方法，其中，去除所述电介质层、以及所述沟道结构中的每个沟道结构的部分还包括：

10.根据权利要求1-9中任一项所述的方法，其中，在所述第一半导体层之上沉积所述第二半导体层包括：

11.根据权利要求1-10中任一项所述的方法，其中，在所述第一半导体层之上沉积所述第二半导体层之前，所述方法还包括：

12.根据权利要求1-11中任一项所述的方法，还包括：

13.一种三维(3d)存储器装置，包括：

14.根据权利要求13所述的3d存储器装置，其中，所述沟道结构中的每个特定沟道结构包括窄部分，其中，所述沟道结构中的每个特定沟道结构的所述窄部分被设置在所述沟道结构中的特定沟道结构的第一端处，并且被所述半导体层横向围绕，其中，所述沟道结构中的每个特定沟道结构的所述窄部分具有比所述沟道结构中的所述特定沟道结构的其他部分小的临界尺寸。

15.根据权利要求13-14中任一项所述的3d存储器装置，其中，所述3d存储器装置还包括设置在所述沟道结构中的每个特定沟道结构的第二端处的多个第一半导体插塞。

16.根据权利要求13-15中任一项所述的3d存储器装置，其中，所述沟道结构中的每个沟道结构包括电介质填料层、半导体沟道层和沟道膜，并且所述沟道膜包括隧穿层、存储层和阻挡层。

17.根据权利要求16所述的3d存储器装置，其中，每个沟道结构的所述电介质填料层的顶表面在每个沟道结构的所述半导体沟道层和所述沟道膜的顶表面下方。

18.根据权利要求13-17中任一项所述的3d存储器装置，其中，电介质密封结构被设置在所述沟道结构中的每个沟道结构的所述第一端的所述沟道结构中的每个沟道结构内，并且其中，相应的第二半导体插塞被设置在所述沟道结构中的每个沟道结构中的所述电介质密封结构之上。

19.一种系统，包括：

20.根据权利要求19所述的系统，其中，所述沟道结构中的每个特定沟道结构包括窄部分，其中，所述沟道结构中的每个特定沟道结构的窄部分被设置在所述沟道结构中的所述特定沟道结构的所述第一端处，并且被所述半导体层横向围绕，其中，所述沟道结构中的每个特定沟道结构的所述窄部分具有比所述沟道结构中的所述特定沟道结构的其他部分小的临界尺寸。

21.根据权利要求19-20中任一项所述的系统，其中，所述3d存储器装置还包括设置在所述沟道结构中的每个特定沟道结构的第二端处的多个第一半导体插塞。

22.根据权利要求19-21中任一项所述的系统，其中，所述控制器包括互补金属氧化物半导体(cmos)电路。

23.根据权利要求19-22中任一项所述的系统，其中，所述沟道结构中的每个沟道结构包括电介质填料层、半导体沟道层和沟道膜，并且所述沟道膜包括隧穿层、存储层和阻挡层。

24.根据权利要求23所述的系统，其中，每个沟道结构的所述电介质填料层的顶表面在每个沟道结构的所述半导体沟道层和所述沟道膜的顶表面下方。

25.根据权利要求19-24中任一项所述的系统，其中，电介质密封结构被设置在所述沟道结构中的每个沟道结构的所述第一端的所述沟道结构中的每个沟道结构内，并且其中，相应的第二半导体插塞被设置在所述沟道结构中的每个沟道结构中的所述电介质密封结构之上。

技术总结公开了3D存储器装置及其形成方法的实施例。在一个示例中，一种3D存储器装置包括多层堆叠结构，其中，多层堆叠结构包括多个交替堆叠的导电层和电介质层。3D存储器装置还包括在多层堆叠结构之上的半导体层，以及穿入到多层堆叠结构和半导体层中的多个沟道结构。每个沟道结构的第一端位于半导体层内，并且沟道结构的第一端彼此对齐。技术研发人员：张明康,肖亮,赵祎,伍术,周文斌受保护的技术使用者：长江存储科技有限责任公司技术研发日：技术公布日：2024/7/18