集成电路器件及其形成方法与流程

本申请的实施例的实施例涉及集成电路器件及其形成方法。

背景技术：

1、集成电路(ic)通常包括根据一个或多个ic布局图制造的多个ic器件。ic器件有时包括互补场效应晶体管(cfet)器件。cfet器件通常具有以堆叠配置覆盖下部fet的上部fet。cfet器件中的上部fet和下部fet均位于背侧导电层中的导线上方，但位于前侧导电层中的导线下方。

技术实现思路

1、本公开的实施例提供了一种集成电路器件，该集成电路器件包括：衬底；具有第一类型的沟道的第一晶体管和具有第二类型的沟道的第二晶体管，位于衬底的前侧处，其中，第一晶体管堆叠在第二晶体管上方；电源线，连接至第一晶体管的源极端子，第一晶体管具有被配置为接收控制信号的栅极端子，并且具有连接至第二晶体管的栅极端子和漏极端子两者的漏极端子；存储器电源线，连接至第二晶体管的源极端子；以及存储器电路，被配置为从存储器电源线接收电源电压。

2、本公开的另一实施例提供了一种集成电路器件，该集成电路器件包括：衬底；第一类型的有源区域结构，沿第一方向延伸；第一栅极导体，沿垂直于第一方向的第二方向延伸，第一栅极导体在第一第一类型的晶体管的沟道区域处与第一类型的有源区域结构相交；第一端子导体，沿第二方向延伸，第一端子导体在第一第一类型的晶体管的漏极区域处与第一类型的有源区域结构相交；第二类型的有源区域结构，沿第一方向延伸并在衬底的前侧处堆叠于第一类型的有源区域结构上方，第二类型的有源区域结构沿垂直于第一方向和第二方向两者的第三方向偏离第一类型的有源区域结构；第二栅极导体，沿第二方向延伸，第二栅极导体在第一第二类型的晶体管的沟道区域处与第二类型的有源区域结构相交；第二端子导体，沿第二方向延伸，第二端子导体在第一第二类型的晶体管的漏极区域处与第二类型的有源区域结构相交，其中，第二端子导体导电连接至第二栅极导体，并且其中，第二端子导体导电连接至与第一类型的有源区域结构相交的第一端子导体；存储器电源线，连接至第一第二类型的晶体管的源极端子；以及存储器电路，被配置为从存储器电源线接收电源电压。

3、本公开的又一实施例一种形成集成电路器件的方法，该方法包括：在衬底上制造沿第一方向延伸的第一类型的有源区域结构；形成沿垂直于第一方向的第二方向延伸的第一栅极导体，第一栅极导体在第一类型的晶体管的沟道区域处与第一类型的有源区域结构相交；形成沿第二方向延伸的第一端子导体，第一端子导体在第一类型的晶体管的漏极区域处与第一类型的有源区域结构相交；制造第二类型的有源区域结构，第二类型的有源区域结构沿第一方向延伸并在衬底的前侧处堆叠于第一类型的有源区域结构上方，第二类型的有源区域结构沿垂直于第一方向和第二方向两者的第三方向偏离第一类型的有源区域结构；形成沿第二方向延伸的第二栅极导体，第二栅极导体在第二类型的晶体管的沟道区域处与第二类型的有源区域结构相交；形成沿第二方向延伸的第二端子导体，第二端子导体在第二类型的晶体管的漏极区域处与第二类型的有源区域结构相交，第二端子导体导电连接至第一端子导体；以及制造连接至第二晶体管的源极端子的存储器电源线。

技术特征：

1.一种集成电路器件，包括：

2.根据权利要求1所述的集成电路器件，还包括：

3.根据权利要求1所述的集成电路器件，还包括：

4.根据权利要求1所述的集成电路器件，还包括：

5.一种集成电路器件，包括：

6.根据权利要求5所述的集成电路器件，还包括：

7.根据权利要求5所述的集成电路器件，还包括：

8.根据权利要求5所述的集成电路器件，还包括：

9.根据权利要求5所述的集成电路器件，其中，所述第一第一类型的晶体管的源极端子被配置为维持在上电源电压。

10.一种形成集成电路器件的方法，包括：

技术总结一种集成电路器件包括位于衬底前侧处的具有第一类型的沟道的第一晶体管和具有第二类型的沟道的第二晶体管。第一晶体管堆叠在第二晶体管上方。该集成电路器件还包括连接至第一晶体管的源极端子的电源线。第一晶体管具有被配置为接收控制信号的栅极端子，并且具有连接至第二晶体管的栅极端子和漏极端子两者的漏极端子。该集成电路器件还包括连接至第二晶体管的源极端子的存储器电源线、以及被配置为从存储器电源线接收电源电压的存储器电路。本申请的实施例还提供了形成集成电路器件的方法。技术研发人员：林建呈,吴尚霖,钟彥麟,锺嘉哲受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：技术公布日：2024/7/18