锁相环检测电路、芯片、测试模组及检测方法与流程

本技术属于测试领域，具体涉及一种锁相环检测电路、芯片、测试模组及检测方法。

背景技术：

1、在芯片制造工艺中，很多芯片的物理缺陷是由于延迟引起的，由于电路延迟超过预期导致电路正常功能失效。量产测试可以把存在这种物理缺陷的芯片挑出来。量产测试中最基本的测试项目是扫描测试(scan test)。扫描测试一般包含固定故障(stuck-atfault，saf)测试和转换延迟故障(transition delay fault，tdf)测试。相关技术中，转换延迟故障测试一般使用锁相环(phase locked loop，pll)产生时钟信号。

2、相关技术中存在无法有效定位扫描测试结果出错是否由锁相环引起的技术问题。具体而言，在tdf测试模式下，假如由于测试过程中瞬时功耗急剧变化引起电源扰动而影响到锁相环，锁相环输出的时钟会出现异常，从而导致扫描测试结果出错。在扫描测试中存在技术问题是，无法有效定位扫描测试结果出错是否由锁相环引起的。即，无法有效分辨出扫描测试结果出错的原因，是真正发现了传输延迟故障，还是电源不稳定造成锁相环工作异常。

技术实现思路

1、本技术实施例提供一种锁相环检测电路、芯片、测试模组及检测方法，能够解决相关技术中无法有效定位扫描测试结果出错是否由锁相环引起的问题。

2、第一方面，本技术实施例提供了一种锁相环检测电路，包括：

3、锁相环、频率检测电路、检测启停控制电路以及检测结果存储电路；

4、所述频率检测电路分别与所述锁相环的输入端和输出端相连接；

5、所述检测启停控制电路与所述频率检测电路相连接，所述检测结果存储电路与所述频率检测电路相连接；

6、所述频率检测电路用于接收所述检测启停控制电路的检测命令，所述检测命令包括检测开启命令和/或检测结束命令；

7、所述检测结果存储电路用于存放所述频率检测电路的检测结果；

8、其中，所述检测结果用于确定所述锁相环的工作状态，所述工作状态包括工作正常或工作异常。

9、可选地，在本技术实施例提供的锁相环检测电路中，所述频率检测电路包括参考时钟累加器和被检测时钟累加器；所述检测启停控制电路分别与所述参考时钟累加器和所述被检测时钟累加器相连接；所述检测结果包括所述参考时钟累加器的第一检测结果，以及所述被检测时钟累加器的第二检测结果；

10、所述参考时钟累加器与所述锁相环的输入端相连接，用于接收所述锁相环的输入参考时钟；

11、所述被检测时钟累加器与所述锁相环的输出端相连接，用于接收所述锁相环的输出时钟；

12、所述检测结果存储电路用于存放所述参考时钟累加器的第一检测结果，以及所述被检测时钟累加器的第二检测结果。

13、可选地，在本技术实施例提供的锁相环检测电路中，所述参考时钟累加器与所述被检测时钟累加器的开始计数的时间点相同，且所述参考时钟累加器与所述被检测时钟累加器的结束计数的时间点相同；

14、所述参考时钟累加器与所述被检测时钟累加器在结束计时时将各自的检测结果写入所述检测结果存储电路。

15、可选地，在本技术实施例提供的锁相环检测电路中，结束计数的时间点位于所述输入参考时钟的上升沿到来的时间点之后。

16、可选地，在本技术实施例提供的锁相环检测电路中，若所述第二检测结果的数值是所述第一检测结果的数值的m倍，所述锁相环的工作状态为工作正常；

17、若所述第二检测结果的数值不是所述第一检测结果的数值的m倍，所述锁相环的工作状态为工作异常；

18、其中，m为预先确定的正整数。

19、第二方面，本技术实施例提供了一种芯片，包括如第一方面所述的锁相环检测电路。

20、第三方面，本技术实施例提供了一测试模组，包括：测试设备以及如第一方面所述的锁相环检测电路；所述测试设备与所述锁相环相连接，且用于向所述锁相环提供输入参考时钟。

21、可选地，在本技术实施例提供的测试模组中，所述测试设备与所述检测启停控制电路相连接，且用于向所述检测启停控制电路提供检测命令。

22、可选地，在本技术实施例提供的测试模组中，所述测试设备利用扫描测试信号所占用的管脚与所述检测启停控制电路相连接；

23、所述扫描测试信号包括扫描使能信号，所述扫描使能信号用于生成检测命令。

24、可选地，在本技术实施例提供的测试模组中，所述检测启停控制电路包括波形检测电路，所述波形检测电路用于接收所述扫描使能信号和所述输入参考时钟信号，并基于所述扫描使能信号和所述输入参考时钟信号，输出所述检测命令。

25、可选地，在本技术实施例提供的测试模组中，所述测试设备利用新增的一个目标管脚与所述检测启停控制电路相连接，所述目标管脚用于向所述检测启停控制电路传输检测命令。

26、可选地，在本技术实施例提供的测试模组中，若所述第二检测结果的数值是所述第一检测结果的数值的m倍，且参考时钟累加器记录的检测时间长度与所述测试设备设定的检测时间长度一致，所述锁相环的工作状态为工作正常；其中，m为预先确定的正整数；

27、若所述第二检测结果的数值不是所述第一检测结果的数值的m倍，或者，参考时钟累加器记录的时间值与所述测试设备设定的检测时间长度不同，所述锁相环的工作状态为工作异常。

28、第四方面，本技术实施例提供了一种对第一方面所述的锁相环检测电路进行检测的方法，包括：

29、向频率检测电路的参考时钟累加器提供锁相环的输入参考时钟，并向所述频率检测电路的被检测时钟累加器提供所述锁相环的输出时钟；

30、向检测启停控制电路提供检测命令；

31、从所述检测结果存储电路获取所述参考时钟累加器的第一检测结果，以及被检测时钟累加器的第二检测结果；

32、若所述第二检测结果的数值是所述第一检测结果的数值的m倍，所述锁相环的工作状态为工作正常；

33、若所述第二检测结果的数值不是所述第一检测结果的数值的m倍，所述锁相环的工作状态为工作异常；

34、其中，m为预先确定的正整数。

35、第五方面，本技术实施例提供了一种对第三方面所述的测试模组进行检测的方法，包括：

36、向频率检测电路的参考时钟累加器提供锁相环的输入参考时钟，并向所述频率检测电路的被检测时钟累加器提供所述锁相环的输出时钟；

37、向检测启停控制电路提供检测命令；

38、从所述检测结果存储电路获取所述参考时钟累加器的第一检测结果，以及被检测时钟累加器的第二检测结果；

39、获取参考时钟累加器记录的检测时间长度，以及测试设备设定的检测时间长度；

40、若所述第二检测结果的数值是所述第一检测结果的数值的m倍，且参考时钟累加器记录的检测时间长度与所述测试设备设定的检测时间长度一致，所述锁相环的工作状态为工作正常；

41、若所述第二检测结果的数值不是所述第一检测结果的数值的m倍，或者，参考时钟累加器记录的时间值与所述测试设备设定的检测时间长度不同，所述锁相环的工作状态为工作异常；

42、其中，m为预先确定的正整数。

43、在本技术实施例中，锁相环检测电路包括锁相环、频率检测电路、检测启停控制电路以及检测结果存储电路；频率检测电路分别与锁相环的输入端和输出端相连接；检测启停控制电路与频率检测电路相连接，检测结果存储电路与频率检测电路相连接；频率检测电路用于接收检测启停控制电路的检测命令，检测命令包括检测开启命令和/或检测结束命令；检测结果存储电路用于存放频率检测电路的检测结果；其中，检测结果用于确定锁相环的工作状态，工作状态包括工作正常或工作异常。这样，锁相环检测电路可以用于检测锁相环的工作状态是正常状态还是异常状态，由于扫描测试过程中一般使用锁相环产生时钟进行扫描测试，若锁相环检测电路检测出锁相环的工作状态是正常状态，说明扫描测试结果出错的原因是真正发现了传输延迟故障；若锁相环检测电路检测出锁相环的工作状态是异常状态，说明扫描测试结果出错的原因不是真正发现了传输延迟故障，而是受到了锁相环工作异常的干扰；如此，由锁相环检测电路检测出锁相环的工作状态，便于有效定位出扫描测试结果出错是否由锁相环引起的。