半导体器件及其制备方法与流程

本申请涉及集成电路，特别是涉及一种半导体器件及其制备方法。

背景技术：

1、在半导体器件的制备过程中，通过双面电容工艺可以增加电容的两个电极之间的正对面积，进而可以增加电容值。在双面电容工艺中，可以首先形成支撑层以及牺牲层，然后形成贯穿支撑层与牺牲层的电容孔，且在电容孔内形成电容相关结构(如第一电容电极)。之后，可以通过湿法去除方式，将牺牲层去除，而保留的支撑层可以对电容孔内形成的结构进行支撑。

2、同时，在存储器件中，半导体器件通常只形成在阵列区。因此，在半导体器件形成过程中，通常会将位于外围区的支撑层去除。此时，在湿法去除牺牲层的过程中，位于阵列区边缘的电容孔内形成的电容器相关结构由于湿法刻蚀速率、应力以及离心力等问题容易倒塌，从而影响产品良率甚至导致晶圆报废。

技术实现思路

1、基于此，本申请实施例提供一种可以改善位于阵列区边缘的电容器相关结构容易倒塌的问题的半导体器件及其制备方法。

2、一种半导体器件的制备方法，包括：

3、提供基底，所述基底具有阵列区以及外围区，所述阵列区包括第一区与第二区，所述第一区位于所述外围区与所述第二区之间；

4、于所述基底上形成第一支撑层，所述第一支撑层在所述第一区的厚度大于其在所述第二区的厚度；

5、于所述阵列区制作电容器，使所述电容器底部形成于所述第一支撑层内。

6、在其中一个实施例中，所述于所述阵列区制作电容器，使所述电容器底部形成于所述第一支撑层内，包括：

7、于所述第一支撑层上形成牺牲材料层与第二支撑材料层；

8、刻蚀所述第二支撑材料层、所述牺牲材料层以及所述第一支撑层，于所述第一区以及所述第二区形成阵列区电容孔；

9、于所述阵列区电容孔内形成第一电容子结构；

10、去除所述牺牲材料层以及位于所述外围区第二支撑材料层，以形成位于所述阵列区的第二支撑层，且于所述第一电容子结构表面形成第二电容子结构。

11、在其中一个实施例中，所述于所述基底上形成第一支撑层包括：

12、于所述基底上形成第一支撑材料层；

13、将位于所述第二区的所述第一支撑材料层减薄，以形成所述第一支撑层。

14、在其中一个实施例中，所述于所述基底上形成第一支撑层，包括：

15、于所述基底上形成第一支撑子层；

16、于位于所述第一区的所述第一支撑子层上形成第二支撑子层，所述第二支撑子层与所述第一支撑子层构成所述第一支撑层。

17、在其中一个实施例中，所述第一支撑层在所述第一区的厚度与其在所述第二区的厚度之差为20nm至100nm。

18、在其中一个实施例中，所述刻蚀所述第二支撑材料层、所述牺牲材料层以及所述第一支撑层，于所述第一区以及所述第二区形成阵列区电容孔，包括：

19、于所述第一区形成虚设电容孔，且于所述第二区形成存储电容孔，所述虚设电容孔用于形成虚设电容，所述存储电容孔用于形成存储电容。

20、在其中一个实施例中，所述虚设电容孔深度小于所述存储电容孔深度。

21、在其中一个实施例中，

22、所述外围区包括第三区以及第四区，所述第三区位于所述第四区与所述阵列区之间，

23、所述刻蚀所述第二支撑材料层、所述牺牲材料层以及所述第一支撑层，于所述第一区以及所述第二区形成阵列区电容孔的同时，还于所述第三区形成外围区电容孔。

24、在其中一个实施例中，第一支撑层在所述第三区的厚度大于其在所述第二区的厚度，所述阵列区电容孔包括存储电容孔，所述外围区电容孔深度小于所述存储电容孔深度。

25、在其中一个实施例中，所述第一电容子结构包括第一电容电极，

26、所述于所述第一电容子结构表面形成第二电容子结构，包括：

27、于所述第一电容电极表面形成电容介质层；

28、于所述电容介质层表面形成第二电容电极。

29、一种半导体器件，包括：

30、基底，所述基底具有阵列区以及外围区，所述阵列区包括第一区与第二区，所述第一区位于所述外围区与所述第二区之间；

31、第一支撑层，位于所述基底上，所述第一支撑层在所述第一区的厚度大于其在所述第二区的厚度；

32、电容器，位于所述阵列区，所述电容器底部设置于所述第一支撑层内。

33、在其中一个实施例中，

34、所述半导体器件还包括第二支撑层，所述第二支撑层位于所述阵列区，且与所述第一支撑层间隔设置；

35、所述电容器包括第一电容子结构以及第二电容子结构，所述第一电容子结构由所述第二支撑层延伸入所述第一支撑层，所述第二电容子结构位于所述第一电容子结构表面。

36、在其中一个实施例中，所述第一支撑层在所述第一区的厚度与其在所述第二区的厚度之差为20nm至100nm。

37、在其中一个实施例中，

38、位于所述第一区的电容器为虚设电容，位于所述第二区的电容器为存储电容。

39、在其中一个实施例中，所述虚设电容的第一电容子结构深度小于所述存储电容的第一电容子结构深度。

40、在其中一个实施例中，

41、所述外围区包括第三区以及第四区，所述第三区位于所述第四区与所述阵列区之间，

42、所述第三区的所述第一支撑层内设置有外围支撑层孔。

43、在其中一个实施例中，所述外围支撑层孔为盲孔。

44、在其中一个实施例中，所述第一电容子结构包括第一电容电极，所述第二电容子结构包括电容介质层以及第二电容电极，所述电容介质层位于所述第一电容电极表面；所述第二电容电极位于所述电容介质层表面

45、上述半导体器件及其制备方法，第一支撑层在靠近外围区的第一区的厚度大于其在远离外围区的第二区的厚度，从而可以使得第一支撑层在靠近外围区的第一区的支撑作用更加牢固。此时，可以有效防止位于阵列区边缘的电容器的相关结构倒塌。例如，可以有效防止阵列区电容孔内形成的第一电容子结构倒塌，从而可以有效提高产品良率。另一方面，远离外围区的第二区的厚度小于第一区的厚度，从而可以使得位于第二区的阵列区电容孔内形成的第一电容子结构侧壁更多的被暴露出来。此时，可以增加电容的正对面积，进而有效保证第二区的电容器容值不会由于第一支撑层厚而受到影响。

技术特征：

1.一种半导体器件的制备方法，其特征在于，包括：

2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述于所述阵列区制作电容器，使所述电容器底部形成于所述第一支撑层内，包括：

3.根据权利要求1或2所述的半导体器件的制备方法，其特征在于，所述于所述基底上形成第一支撑层包括：

4.根据权利要求1或2所述的半导体器件的制备方法，其特征在于，所述于所述基底上形成第一支撑层，包括：

5.根据权利要求1或2所述的半导体器件的制备方法，其特征在于，所述第一支撑层在所述第一区的厚度与其在所述第二区的厚度之差为20nm至100nm。

6.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述刻蚀所述第二支撑材料层、所述牺牲材料层以及所述第一支撑层，于所述第一区以及所述第二区形成阵列区电容孔，包括：

7.根据权利要求6所述的半导体器件的制备方法，其特征在于，所述虚设电容孔深度小于所述存储电容孔深度。

8.根据权利要求2所述的半导体器件的制备方法，其特征在于，

9.根据权利要求8所述的半导体器件的制备方法，其特征在于，第一支撑层在所述第三区的厚度大于其在所述第二区的厚度，所述阵列区电容孔包括存储电容孔，所述外围区电容孔深度小于所述存储电容孔深度。

10.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述第一电容子结构包括第一电容电极，

11.一种半导体器件，其特征在于，包括：

12.根据权利要求11所述的半导体器件，其特征在于，

13.根据权利要求11或12所述的半导体器件，其特征在于，所述第一支撑层在所述第一区的厚度与其在所述第二区的厚度之差为20nm至100nm。

14.根据权利要求11或12所述的半导体器件，其特征在于，

15.根据权利要求14所述的半导体器件，其特征在于，所述虚设电容的第一电容子结构深度小于所述存储电容的第一电容子结构深度。

16.根据权利要求12所述的半导体器件，其特征在于，

17.根据权利要求16所述的半导体器件，其特征在于，所述外围支撑层孔为盲孔。

技术总结本申请涉及一种半导体器件及其制备方法，半导体器件的制备方法包括：提供基底，基底具有阵列区以及外围区，阵列区包括第一区与第二区，第一区位于外围区与第二区之间；于基底上形成第一支撑层，第一支撑层在第一区的厚度大于其在第二区的厚度；于阵列区制作电容器，使电容器底部形成于第一支撑层内。本申请实施例可以有效改善位于阵列区边缘的电容器相关结构容易倒塌的问题。技术研发人员：刘纪涛受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/18