技术新讯 > 电子电路装置的制造及其应用技术 > 半导体结构的制备方法和半导体结构与流程  >  正文

半导体结构的制备方法和半导体结构与流程

  • 国知局
  • 2024-08-02 15:21:42

本公开涉及半导体,尤其涉及一种半导体结构的制备方法和半导体结构。

背景技术:

1、动态随机存取存储器(dynamic random access memory,简称dram)是一种高速地、随机地写入和读取数据的半导体存储器,被广泛地应用到数据存储设备或装置中。

2、dram包括多个存储单元,各存储单元包括晶体管和电容器,晶体管的源极与位线连接,晶体管的漏极与电容器连接,晶体管的栅极与字线连接。晶体管在字线的控制下,将位线的数据信息存入电容器,或通过位线读取存储在电容器中的数据信息。其中,电容器的结构稳定性会影响dram的存储性能。

3、然而,随着dram集成度的提高,电容器的结构稳定性降低,影响dram的结构稳定性。

技术实现思路

1、本公开提供一种半导体结构的制备方法和半导体结构,能够有效避免相邻的对接结构之间短接,提高半导体结构的结构稳定性。

2、第一方面,本公开提供一种半导体结构的制备方法,包括:

3、提供第一堆栈层,第一堆栈层中设置有目标结构;

4、形成第一辅助结构,第一辅助结构位于目标结构上,第一辅助结构具有第一沟槽;

5、形成第二辅助结构,第二辅助结构填充第一沟槽;

6、形成对接结构,对接结构与第二辅助结构和第一辅助结构连接。

7、在上述的半导体结构的制备方法中,可选的是,形成第一辅助结构,包括:

8、处理第一堆栈层,以使目标结构的顶面低于第一堆栈层的顶面,目标结构和第一堆栈层形成第二沟槽;

9、形成第一辅助材料层,第一辅助材料层覆盖第二沟槽,第一辅助材料层中形成第一沟槽。

10、在上述的半导体结构的制备方法中,可选的是,形成第二辅助结构,包括:

11、形成第二辅助材料层,第二辅助材料层覆盖第一辅助材料层,且填充第一沟槽;

12、沿第一堆栈层的顶面去除部分厚度的第一辅助材料层和第二辅助材料层,保留的第一辅助材料层形成第一辅助结构,保留的第二辅助材料层形成第二辅助结构。

13、在上述的半导体结构的制备方法中,可选的是,形成对接结构,包括:

14、形成第二堆栈层,第二堆栈层位于第一堆栈层、第一辅助结构和第二辅助结构上;

15、去除部分第二堆栈层,形成第三沟槽,第三沟槽暴露第一辅助结构和第二辅助结构;

16、形成对接材料层,对接材料层填充第三沟槽,位于第三沟槽内的对接材料层与暴露的第一辅助结构和第二辅助结构连接,以形成对接结构。

17、在上述的半导体结构的制备方法中,可选的是,处理第一堆栈层,包括:

18、去除部分厚度的目标结构,以使目标结构的顶面低于第一堆栈层的顶面。

19、在上述的半导体结构的制备方法中,可选的是,处理第一堆栈层,包括:

20、在第一堆栈层的顶面沉积堆栈材料,以使目标结构的顶面低于沉积处理后的第一堆栈层的顶面。

21、在上述的半导体结构的制备方法中,可选的是,去除部分厚度的目标结构,包括:采用第一掩膜层刻蚀目标结构,以去除部分厚度的目标结构;

22、去除部分第二堆栈层,包括:采用第二掩膜层刻蚀第二堆栈层,以去除部分第二堆栈层。

23、其中,第一掩膜层和第二掩膜层具有相同的掩膜图案。

24、在上述的半导体结构的制备方法中,可选的是,第一辅助结构的材料与目标结构的材料相同;

25、和/或,第二辅助结构的材料与对接结构的材料相同。

26、在上述的半导体结构的制备方法中,可选的是,靠近第一沟槽的槽口一侧的第一沟槽的开口尺寸,大于靠近第一沟槽的槽底一侧的第一沟槽的开口尺寸;

27、靠近第一沟槽的槽口一侧的第二辅助结构的横截面积,大于靠近第一沟槽的槽底一侧的第二辅助结构的横截面积。

28、在上述的半导体结构的制备方法中,可选的是,第一沟槽的槽侧壁倾斜设置,沿第一沟槽的槽底至槽口的方向,第一沟槽的开口尺寸逐渐增大,第二辅助结构的横截面积逐渐增大。

29、在上述的半导体结构的制备方法中,可选的是,第一沟槽的内壁和第二辅助结构朝向第一沟槽一侧的外壁凹凸不平,第一沟槽的内壁与第二辅助结构的外壁相互嵌合。

30、在上述的半导体结构的制备方法中,可选的是,提供第一堆栈层中,目标结构嵌设于第一堆栈层中,至少部分第一堆栈层覆盖目标结构的顶面;

31、提供第一堆栈层之后,处理第一堆栈层之前,还包括:去除部分厚度的第一堆栈层,暴露目标结构,保留的第一堆栈层的顶面与暴露的目标结构的顶面齐平。

32、在上述的半导体结构的制备方法中,可选的是,第二堆栈层至少包括依次层叠设置的第一介质层、第二介质层和第三介质层;

33、第一介质层、第三介质层与第一堆栈层的材料相同,且与第二介质层的材料不同。

34、在上述的半导体结构的制备方法中,可选的是,第二堆栈层还包括第四介质层和第五介质层,第一介质层、第二介质层、第四介质层、第五介质层和第三介质层依次层叠设置;

35、第四介质层和第一介质层的材料相同,第五介质层和第二介质层的材料相同。

36、在上述的半导体结构的制备方法中,可选的是,形成对接结构之后,还包括:

37、去除第二介质层和第五介质层,保留的第一介质层、第三介质层和第四介质层支撑对接结构。

38、第二方面,本公开提供一种半导体结构,包括:

39、第一堆栈层,第一堆栈层中具有目标结构;

40、第一辅助结构,第一辅助结构设置于目标结构上,第一辅助结构中具有第一沟槽;

41、第二辅助结构,第二辅助结构填充第一沟槽;

42、对接结构,对接结构设置于第一堆栈层上,且通过第一辅助结构和第二辅助结构与目标结构连接。

43、在上述半导体结构中,可选的,目标结构与第一辅助结构材质相同,目标结构和第一辅助结构组成电容接触垫,第二辅助结构与对接结构材质相同,第二辅助结构与对接结构组成电容器的电极。

44、本公开提供的半导体结构的制备方法和半导体结构,通过在具有目标结构的第一堆栈层上形成第一辅助结构,利用第一辅助结构与目标结构接触,并且第一辅助结构中具有第一沟槽。在第一辅助结构上形成第二辅助结构,第二辅助结构填充第一沟槽,在第二辅助结构上形成对接结构。第二辅助结构嵌设于第一辅助结构的第一沟槽中,第一辅助结构和第二辅助结构的接触面积较大,连接精度和连接稳定均较高。目标结构和对接结构通过第一辅助结构和第二辅助结构连接,可以保证两者的连接精度,同时可以避免相邻对接结构短接的问题,提高了半导体结构的结构稳定性。

45、本公开的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。

技术特征:

1.一种半导体结构的制备方法,其特征在于,包括:

2.根据权利要求1所述的半导体结构的制备方法,其特征在于,形成所述第一辅助结构,包括:

3.根据权利要求2所述的半导体结构的制备方法,其特征在于,形成所述第二辅助结构,包括:

4.根据权利要求3所述的半导体结构的制备方法,其特征在于,形成所述对接结构,包括:

5.根据权利要求4所述的半导体结构的制备方法,其特征在于,处理所述第一堆栈层,包括:

6.根据权利要求2所述的半导体结构的制备方法,其特征在于,处理所述第一堆栈层,包括:

7.根据权利要求5所述的半导体结构的制备方法,其特征在于,去除部分厚度的所述目标结构,包括:采用第一掩膜层刻蚀所述目标结构,以去除部分厚度的所述目标结构;

8.根据权利要求1-7中任一项所述的半导体结构的制备方法,其特征在于,所述第一辅助结构的材料与所述目标结构的材料相同;

9.根据权利要求1-7中任一项所述的半导体结构的制备方法,其特征在于,靠近所述第一沟槽的槽口一侧的所述第一沟槽的开口尺寸,大于靠近所述第一沟槽的槽底一侧的所述第一沟槽的开口尺寸;

10.根据权利要求9所述的半导体结构的制备方法,其特征在于,所述第一沟槽的槽侧壁倾斜设置,沿所述第一沟槽的槽底至槽口的方向,所述第一沟槽的开口尺寸逐渐增大,所述第二辅助结构的横截面积逐渐增大。

11.根据权利要求1-7中任一项所述的半导体结构的制备方法,其特征在于,所述第一沟槽的内壁和所述第二辅助结构朝向所述第一沟槽一侧的外壁凹凸不平,所述第一沟槽的内壁与所述第二辅助结构的外壁相互嵌合。

12.根据权利要求2-7中任一项所述的半导体结构的制备方法,其特征在于,提供所述第一堆栈层中,所述目标结构嵌设于所述第一堆栈层中,至少部分所述第一堆栈层覆盖所述目标结构的顶面;

13.根据权利要求4所述的半导体结构的制备方法,其特征在于,所述第二堆栈层至少包括依次层叠设置的第一介质层、第二介质层和第三介质层;

14.根据权利要求13所述的半导体结构的制备方法,其特征在于,所述第二堆栈层还包括第四介质层和第五介质层,所述第一介质层、所述第二介质层、所述第四介质层、所述第五介质层和所述第三介质层依次层叠设置;

15.根据权利要求14所述的半导体结构的制备方法,其特征在于,形成所述对接结构之后,还包括:

16.一种半导体结构,其特征在于,包括:

17.如权利要求16所述的半导体结构,其特征在于,所述目标结构与所述第一辅助结构材质相同,所述目标结构和所述第一辅助结构组成电容接触垫,所述第二辅助结构与所述对接结构材质相同,所述第二辅助结构与所述对接结构组成电容器的电极。

技术总结本公开提供一种半导体结构的制备方法和半导体结构,该制备方法包括:提供第一堆栈层,第一堆栈层中设置有目标结构;形成第一辅助结构,第一辅助结构位于目标结构上,第一辅助结构具有第一沟槽;形成第二辅助结构,第二辅助结构填充第一沟槽;形成对接结构,对接结构与第二辅助结构和第一辅助结构连接。该半导体结构通过上述制备方法制备而成。本公开能够有效避免相邻的对接结构之间短接,提高半导体结构的结构稳定性。技术研发人员:宛强,李森,夏军,问明亮,刘涛,曲晓帅,占康澍受保护的技术使用者:长鑫存储技术有限公司技术研发日:技术公布日:2024/7/18

本文地址:https://www.jishuxx.com/zhuanli/20240801/245773.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。