半导体结构的制造方法、半导体结构及存储器与流程

本公开实施例涉及半导体，特别涉及一种半导体结构的制造方法、半导体结构及存储器。

背景技术：

1、存储器由多个存储单元构成，每个存储单元包括电容器和晶体管。晶体管的栅极与字线连接，晶体管的源极和漏极之一与位线连接，晶体管的源极和漏极之另一与电容器连接。通过字线上的电压信号控制晶体管的开闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

2、其中，电容器通过其下电极与电容着陆垫(landing pad)连接，以通过晶体管与位线形成存取通路。

3、然而，形成电容着陆垫的方法有待改善。

技术实现思路

1、本公开实施例提供一种半导体结构的制造方法、半导体结构及存储器，至少有利于提高半导体结构的性能及良率。

2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制造方法，包括：提供衬底，所述衬底具有阵列区和位于所述阵列区至少一侧的周边区，所述衬底包括位于所述阵列区中的位线结构、位于所述位线结构一侧的第一接触孔和填充部分所述第一接触孔的接触插塞以及位于所述周边区中的介质层和贯穿所述介质层的第二接触孔；同步形成第一导电结构和第二导电结构，所述第一导电结构和所述接触插塞共同填充满所述第一接触孔，所述第一导电结构与所述接触插塞构成电容接触结构，所述第二导电结构填充满所述第二接触孔；形成绝缘层，所述绝缘层覆盖所述位线结构、所述第一导电结构、所述介质层和所述第二导电结构；图案化所述绝缘层以形成第一通孔和第二通孔，所述第一通孔位于所述阵列区中且暴露部分所述第一导电结构和部分所述位线结构，所述第二通孔位于所述周边区中且暴露所述第二导电结构和部分所述介质层；同步形成第三导电结构和第四导电结构，所述第三导电结构填充满所述第一通孔，所述第四导电结构填充满所述第二通孔。

3、在一些实施例中，同步形成所述第一导电结构和所述第二导电结构的步骤包括：形成第一扩散阻挡材料层，所述第一扩散阻挡材料层随形覆盖所述位线结构、所述第一接触孔、所述接触插塞顶部、所述第二接触孔以及所述介质层；形成第一金属材料层，所述第一金属材料层覆盖所述第一扩散阻挡材料层；去除所述第一接触孔和所述第二接触孔之外的所述第一扩散阻挡材料层和所述第一金属材料层，保留在所述第一接触孔中的所述第一扩散阻挡材料层作为第一扩散阻挡层，保留在所述第二接触孔中的所述第一金属材料层作为第一金属层，保留在所述第二接触孔中的所述第一扩散阻挡材料层作为第二扩散阻挡层，保留在所述第二接触孔中的所述第一金属材料层作为第二金属层；其中，所述第一导电结构包括所述第一扩散阻挡层和所述第一金属层，所述第二导电结构包括第二扩散阻挡层和第二金属层。

4、在一些实施例中，同步形成所述第三导电结构和所述第四导电结构的步骤包括：形成第二扩散阻挡材料层，所述第二扩散阻挡材料层随形覆盖所述绝缘层、所述第一通孔以及所述第二通孔；形成第二金属材料层，所述第二金属材料层覆盖所述第二扩散阻挡材料层；去除所述第一通孔和所述第二通孔之外的所述第二扩散阻挡材料层和所述第二金属材料层，保留在所述第一通孔中的所述第二扩散阻挡材料层作为第三扩散阻挡层，保留在所述第一通孔中的所述第二金属材料层作为第三金属层，保留在所述第二通孔中的所述第二扩散阻挡材料层作为第四扩散阻挡层，保留在所述第二通孔中的所述第二金属材料层作为第四金属层；其中，所述第三导电结构包括所述第三扩散阻挡层和所述第三金属层，所述第四导电结构包括所述第四扩散阻挡层和所述第四金属层。

5、在一些实施例中，所述第一扩散阻挡材料层的材料与所述第二扩散阻挡材料层的材料相同，所述第一金属材料层的材料与所述第二金属材料层的材料相同。

6、在一些实施例中，所述第一通孔的平面尺寸小于所述第二通孔的平面尺寸。

7、在一些实施例中，图案化所述绝缘层以形成第一通孔和第二通孔的步骤中，采用不同的图案化工艺分别图案化所述阵列区中的所述绝缘层和所述周边区中所述绝缘层，以形成所述第一通孔和所述第二通孔。

8、在一些实施例中，形成所述第一通孔的工艺为自对准双重图案化工艺或者自对准四重图案化工艺。

9、在一些实施例中，所述衬底还包括位于所述阵列区中的第一有源区以及位于所述周边区中的第二有源区，其中，所述第三导电结构通过所述第一导电结构和所述接触插塞与所述第一有源区电连接，所述第四导电结构通过所述第二导电结构与所述第二有源区电连接。

10、在一些实施例中，所述位线结构包括导电部和包覆所述导电部的隔离部，所述第一有源区的中部与所述导电部电连接，所述第一有源区的两个端部与位于所述位线结构两侧的两个所述接触插塞电连接。

11、在一些实施例中，所述第二有源区上形成有栅极结构，所述介质层覆盖所述栅极结构，所述栅极结构位于相邻的两个所述第二导电结构之间。

12、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，包括：衬底，所述衬底具有阵列区和位于所述阵列区至少一侧的周边区，所述衬底包括位于所述阵列区的位线结构、位于所述位线结构一侧的电容接触结构以及位于所述周边区的介质层和贯穿所述介质层的第二导电结构，所述电容接触结构包括接触插塞以及位于所述接触插塞上的第一导电结构；第三导电结构，所述第三导电结构位于部分所述位线结构以及部分所述第一导电结构正对的位置；第四导电结构，所述第四导电结构位于所述介质层上，且覆盖所述第二导电结构和部分所述介质层；绝缘层，所述绝缘层位于相邻所述第三导电结构之间以及相邻所述第四导电结构之间。

13、在一些实施例中，所述第一导电结构包括所述第一扩散阻挡层和所述第一金属层，所述第二导电结构包括第二扩散阻挡层和第二金属层，其中，所述第一扩散阻挡层的材料与所述第二扩散阻挡层的材料相同，所述第一金属层的材料与所述第二金属层的材料相同。

14、在一些实施例中，所述第三导电结构包括第三扩散阻挡层和第三金属层，第四导电结构包括第四扩散阻挡层和所述第四金属层，其中，所述第三扩散阻挡层的材料与所述第四扩散阻挡层的材料相同，所述第三金属层的材料与所述第四金属层的材料相同。

15、在一些实施例中，所述第三扩散阻挡层的材料与所述第一扩散阻挡层的材料相同，所述第三金属层的材料与所述第一金属层的材料相同。

16、在一些实施例中，所述第三导电结构的平面尺寸小于所述第四导电结构的平面尺寸。

17、在一些实施例中，所述衬底还包括位于所述阵列区中的第一有源区以及位于所述周边区中的第二有源区，其中，所述第三导电结构通过所述第一导电结构和所述接触插塞与所述第一有源区电连接，所述第四导电结构通过所述第二导电结构与所述第二有源区电连接。

18、在一些实施例中，所述位线结构包括导电部和包覆所述导电部的隔离部，所述第一有源区的中部与所述导电部电连接，所述第一有源区的两个端部与位于所述位线结构两侧的两个所述接触插塞电连接。

19、在一些实施例中，所述第二有源区上设置有栅极结构，所述介质层覆盖所述栅极结构，所述栅极结构位于相邻的两个所述第二导电结构之间。

20、根据本公开一些实施例，本公开实施例又一方面还提供一种存储器，存储器包括前述实施例提供的半导体结构。

21、本公开实施例提供的技术方案至少具有以下优点：

22、本公开实施例提供的半导体结构的制造方法，首先形成具有第一通孔及第二通孔的绝缘层，绝缘层覆盖位线结构、第一导电结构以及介质层，第一通孔露出部分第一导电结构和部分位线结构，第二通孔露出第二导电结构和部分介质层，以通过第一通孔定位第三导电结构需填充的位置，通过第二通孔定位第四导电结构需填充的位置，后续形成的第三导电结构和第四导电结构分别作为阵列区中的电容着陆垫和周边区中的接触垫(或导线)。相关技术中，先形成导电层，并分别图案化导电层以获得阵列区中的电容着陆垫和周边区中的接触垫(或导线)，再分别形成绝缘层以隔离相邻的电容着陆垫以及相邻的接触垫(或导线)；相较于上述相关技术，本实施例提供的方法无需对第一导电结构、第二导电结构、第三导电结构以及第四导电结构进行图案化处理，能够避免图案化处理第一导电结构、第二导电结构、第三导电结构以及第四导电结构后可能存在的刻蚀残留现象，且能够降低第一导电结构、第二导电结构、第三导电结构以及第四导电结构偏移的可能，有利于提高形成的半导体结构的性能及良率。