半导体结构及其制备方法、电子设备与流程

本技术涉及集成电路，特别是涉及一种半导体结构及其制备方法、电子设备。

背景技术：

1、随着集成电路技术的发展，器件的关键尺寸日益缩小，单个芯片所包含的器件种类及数量随之增加，使得工艺生产中的任何微小差异都可能对器件性能造成影响。

2、为了尽可能降低产品的成本，人们希望在有限的衬底上做出尽可能多的器件单元。自从摩尔定律问世以来，业界提出了各种半导体结构设计和工艺优化，以满足人们对当前产品的需求。

技术实现思路

1、基于此，本技术提供一种半导体结构及其制备方法、电子设备，以提高三维存储器件中的各层存储单元的电学性能均一性。

2、一种半导体结构，包括：

3、基底；

4、至少两层半导体层，于所述基底上间隔堆叠设置，且在所述基底上的正投影重叠，且所述半导体层包括至少一个沿第一方向延伸的半导体柱，所述半导体柱包括沟道部以及在所述第一方向上位于所述沟道部一侧的第一连接部；

5、栅极结构，环绕所述沟道部设置，且相邻层所述栅极结构间隔设置；

6、通孔结构，设置于所述半导体柱沿所述第一方向的一侧，连接所述第一连接部远离所述沟道部的一侧，且沿第二方向延伸至所述基底而连接所述至少两层半导体层的所述第一连接部，所述第二方向与所述第一方向相交；

7、且，所述通孔结构包括位线结构以及源漏掺杂层，所述源漏掺杂层位于所述位线结构与所述第一连接部之间。

8、在其中一个实施例中，所述半导体层包括在所述第一方向上相对设置的半导体柱，且所述相对设置的半导体柱的所述第一连接部连接至同一所述通孔结构，所述源漏掺杂层环绕所述位线结构。

9、在其中一个实施例中，所述半导体结构还包括第一隔离层，所述第一隔离层包括第一隔离部与第二隔离部，所述第一隔离部位于相邻层的所述第一连接部之间，所述第二隔离部沿所述第二方向延伸至所述基底，且所述半导体结构包括沿第三方向排布的多个半导体柱以及与其对应的多个通孔结构，所述第二隔离部在所述第三方向上位于相邻所述通孔结构之间，所述第三方向与所述第一方向相交。

10、在其中一个实施例中，

11、所述半导体层包括沿所述第一方向排布的至少一列半导体柱，每列半导体柱包括沿第三方向排布的多个半导体柱，所述第三方向与所述第一方向相交；

12、所述栅极结构包括栅介质层以及栅极导电层，所述栅介质层环绕所述沟道部，所述栅极导电层环绕所述栅介质层；

13、所述半导体结构还包括沿所述第三方向延伸的字线结构，所述字线结构包括环绕同一列所述半导体柱的所述沟道部的所述栅极导电层。

14、在其中一个实施例中，所述半导体结构还包括第二隔离层，所述第二隔离层位于相邻层所述栅极结构之间。

15、在其中一个实施例中，

16、所述半导体柱还包括第二连接部，所述第二连接部与所述第一连接部分别位于所述沟道部的在所述第一方向上的两侧；

17、所述半导体结构还包括：

18、电容结构，在所述第一方向上连接所述第二连接部的远离所述沟道部的一侧：

19、第三隔离层，位于相邻层所述电容结构之间，且与所述第二连接部交替堆叠；

20、第四隔离层，沿第二方向延伸至所述基底，且在第三方向上位于相邻第二连接部之间、相邻第一连接部之间以及相邻电容结构之间。

21、一种半导体结构的制备方法，包括：

22、提供基底；

23、于所述基底上形成至少两层初始半导体层以及栅极结构，所述至少两层初始半导体层间隔堆叠设置，且在所述基底上的正投影重叠，且所述初始半导体层包括至少一个初始半导体区，所述初始半导体区包括沟道部以及位于所述沟道部一侧的第一初始连接区，所述沟道部与所述第一初始连接区沿第一方向排布，所述栅极结构环绕所述沟道部设置，且相邻层所述栅极结构间隔设置；

24、于所述第一初始连接区在所述第一方向上远离所述沟道部一侧，形成沿第二方向延伸至所述基底的第一通孔，所述第二方向与所述第一方向相交；

25、于所述第一通孔内形成通孔结构，所述通孔结构包括位线结构以及源漏掺杂层，所述源漏掺杂层位于所述位线结构与所述第一初始连接区之间；

26、对所述至少两层初始半导体层进行图形化处理，以形成包括半导体柱的半导体层，其中，所述第一初始连接区形成连接所述沟道部的第一连接部，所述半导体柱包括所述沟道部以及所述第一连接部。

27、在其中一个实施例中，所述于所述基底上形成至少两层初始半导体层以及栅极结构，包括：

28、于所述基底上形成堆叠材料层，所述堆叠材料层包括交替堆叠的半导体材料层与牺牲材料层；

29、刻蚀所述堆叠材料层以形成沿第三方向延伸的第一沟槽以及第一侧向槽，所述第三方向与所述第一方向相交，所述第一沟槽贯穿所述堆叠材料层，所述第一侧向槽至少位于所述第一沟槽的在所述第一方向上的一侧，且由回刻所述牺牲材料层形成；

30、于所述第一沟槽以及所述第一侧向槽内填充第一隔离材料层；

31、于所述第一沟槽的在第一方向上的至少一侧，刻蚀所述堆叠材料层以形成沿所述第三方向排列的至少两个第二通孔，刻蚀后的剩余所述半导体材料层形成所述初始半导体层，其中在所述第三方向上位于相邻所述第二通孔之间的剩余所述半导体材料层形成沟道部，位于所述沟道部与所述第一沟槽之间的剩余所述半导体材料层形成第一初始连接区；

32、自所述第二通孔沿所述第三方向刻蚀所述第一隔离材料层和/或所述牺牲材料层，以使得所述沟道部悬空；

33、环绕所述沟道部形成栅极结构。

34、在其中一个实施例中，所述于所述第一初始连接区在所述第一方向上远离所述沟道部一侧，形成沿第二方向延伸至所述基底的第一通孔，包括：

35、刻蚀位于所述第一沟槽内的所述第一隔离材料层，以形成所述第一通孔，所述第一通孔暴露所述第一初始连接区，且位于所述第一侧向槽内的剩余所述第一隔离材料层形成第一隔离初始部，其余剩余所述第一隔离材料层形成第二隔离部；

36、且在对至少两层初始半导体层进行图形化处理时，与所述初始半导体层交替堆叠的第一隔离初始部可以同时被图形化形成第一隔离部，第一隔离部位于相邻层第一连接部之间。

37、在其中一个实施例中，所述于所述堆叠材料层内形成沿第三方向延伸的第一沟槽以及第一侧向槽，包括：

38、于所述堆叠材料层内形成沿第三方向延伸的第一沟槽；

39、自所述第一沟槽侧向刻蚀在所述第一方向上位于其两侧的所述牺牲材料层，以在所述第一沟槽的在所述第一方向上的两侧形成所述第一侧向槽；

40、所述于所述第一通孔内形成通孔结构，包括：

41、于所述第一通孔侧壁形成源漏掺杂层；

42、于所述源漏掺杂层表面形成所述位线结构。

43、在其中一个实施例中，所述形成所述初始半导体层时，所述初始半导体层的所述初始半导体区包括沿第三方向排布的至少两个沟道部，

44、所述环绕所述沟道部形成栅极结构，包括：

45、环绕所述沟道部形成栅介质层；

46、环绕所述栅介质层形成栅极导电层，环绕同一所述初始半导体区的所述沟道部的所述栅极导电层连接形成字线结构。

47、在其中一个实施例中，所述环绕所述沟道部形成栅极结构之后，还包括：

48、在相邻层的所述栅极结构之间形成第二隔离层。

49、在其中一个实施例中，所对所述至少两层初始半导体层进行图形化处理，以形成半导体柱之前，还包括：

50、于所述栅极结构的远离所述位线结构的一侧刻蚀所述堆叠材料层，形成沿所述第三方向延伸的第二沟槽，所述第二沟槽与所述栅极结构间隔设置；

51、自所述第二沟槽，侧向刻蚀去除位于所述第二沟槽与所述栅极结构之间的所述牺牲材料层，以形成第二侧向槽；

52、于所述第二侧向槽内形成第三隔离初始层；

53、自所述第二沟槽，侧向刻蚀位于所述第二沟槽与所述沟道部之间的所述初始半导体层，以形成电容侧向槽，剩余的在所述沟道部与所述电容侧向槽之间的所述初始半导体层形成第二初始连接区；

54、于所述电容侧向槽内形成电容初始结构；

55、所述对所述至少两层初始半导体层进行图形化处理的同时还对所述电容初始结构进行图形化处理，以使得所述第二初始连接区形成连接所述沟道部的第二连接部，所述沟道部与位于其两侧的所述第一连接部以及所述第二连接部形成所述半导体柱，且所述电容初始结构形成连接所述第二连接部的电容结构，且在对至少两层初始半导体层进行图形化处理时，与所述初始半导体层交替堆叠的第三隔离初始层可以同时被图形化形成第三隔离层。

56、在其中一个实施例中，所述对所述至少两层初始半导体层进行图形化处理之后，还包括：

57、于所述图形化处理的去除区域，形成第四隔离层。

58、一种电子设备，包括上述实施例所述的半导体结构，或，按照上述实施例所述的半导体结构的制备方法制作的半导体结构。

59、上述半导体结构的制备方法，于基底上形成至少两层初始半导体层以及栅极结构之后，在第一方向上与沟道部相对的位置，形成延伸至基底而暴露各层初始半导体层的第一初始连接区的第一通孔，从而可以在第一通孔内形成源漏掺杂层以作为各层晶体管的公共源区或公共漏区。此时，区别于传统地通过对沟道部两端的半导体进行重掺杂以形成源区与漏区的方式，在第一通孔内通过沉积等工艺形成源漏掺杂层，可以使得源漏掺杂层的掺杂浓度在各位置处均匀一致，从而可以提高各层存储单元的电学性能均一性。并且，在形成堆叠设置的多层存储单元的过程中，无需进行源漏掺杂，节省了工艺步骤，降低了工艺成本。