半导体结构及其制造方法与流程

本公开涉及半导体，特别涉及一种半导体结构及其制作方法。

背景技术：

1、动态随机存储器(dram，dynamic random access memory)因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等电子设备中。

2、随着电子设备普及率快速提升、电子设备市场的蓬勃发展，越来越要求电子产品在具有高性能、多功能、高可靠性以及便捷性的同时要向着小型化、薄型化的方向演进。这样的需求对动态随机存储器的集成度及可靠性提出了更高的要求。

技术实现思路

1、本公开实施例提出一种半导体结构及其制造方法。

2、第一方面，本公开实施例提供一种半导体结构，包括：

3、多个有源区，构成具有沿第一方向排布的若干层和沿第二方向排布的若干列的阵列；所述有源区具有沿第三方向相对的第一端部和第二端部；所述第二端部具有沿所述第三方向延伸的第一部分和第二部分以及连接所述第一部分和所述第二部分一端的第三部分，所述第三部分位于靠近所述第一端部的一端；所述第一部分和所述第二部分的另一端相互分离；所述第一方向、所述第二方向以及所述第三方向两两相交；

4、多条位线，沿所述第一方向堆叠设置；所述位线沿所述第二方向延伸且与同一层的多个所述有源区的所述第一端部均连接；

5、多条字线；所述字线沿所述第一方向延伸且与同一列的多个所述有源区连接；

6、多个存储结构；所述存储结构覆盖部分所述第二端部的表面且填充所述第一部分和所述第二部分之间的间隙。

7、上述方案中，所述多个存储结构包括：多个第一电极、电介质层以及第二电极；

8、所述第一电极覆盖所述有源区第二端部的第一部分、第二部分及第三部分的部分表面；

9、所述第二电极位于同一列的多个所述有源区的第一部分、第二部分之间以及沿所述第一方向相邻的两个所述有源区的第二端部之间；

10、所述电介质层位于所述多个第一电极和所述第二电极之间，同一列的多个所述存储结构共用所述电介质层和所述第二电极。

11、上述方案中，所述第一部分与所述第二部分沿所述第二方向的尺寸小于或等于所述第三部分沿所述第三方向的尺寸。

12、上述方案中，所述有源区的第一端部沿所述第三方向的尺寸小于或等于所述有源区的第二端部沿所述第三方向的尺寸。

13、上述方案中，所述第二端部的第一部分、第二部分以及第三部分包括金属半导体化合物。

14、上述方案中，所述半导体结构还包括多个隔离层；所述隔离层位于沿所述第二方向相邻的两列所述有源区之间。

15、上述方案中，所述字线与同一列的多个所述有源区的所述第一端部和所述第二端部之间的位置处连接，所述有源区覆盖所述字线沿所述第二方向相对的两个侧壁以及沿所述第三方向相对的两个侧壁。

16、上述方案中，每条所述位线沿所述第一方向的尺寸与所述有源区沿所述第一方向的尺寸相等。

17、上述方案中，所述位线与用于形成所述有源区的结构是一体成型的。

18、第二方面，本公开实施例提供了一种半导体结构的制造方法，包括：

19、形成多个有源区；所述多个有源区构成具有沿第一方向排布的若干层和沿第二方向排布的若干列的阵列；所述有源区具有沿第三方向相对的第一端部和第二端部；在所述第二端部形成沿所述第三方向延伸的第一部分和第二部分以及连接所述第一部分和所述第二部分的第三部分，所述第三部分位于靠近所述第一端部的一端；所述第一方向、所述第二方向以及所述第三方向两两相交；

20、形成多条位线；所述多条位线沿所述第一方向堆叠设置；所述位线沿所述第二方向延伸且与同一层的多个所述有源区的所述第一端部均连接；

21、形成多条字线；所述字线沿所述第一方向延伸且与同一列的多个所述有源区连接；

22、形成多个存储结构；所述存储结构覆盖部分所述第二端部的表面且填充所述第一部分和所述第二部分之间的间隙。

23、上述方案中，形成所述位线及所述有源区的方法包括：

24、沿第一方向形成堆叠结构；所述堆叠结构包括多层交替层叠的第一半导体材料层和第二半导体材料层；

25、在所述堆叠结构中形成多个贯穿所述堆叠结构且沿所述第三方向延伸的第一沟槽；所述第一沟槽将剩余的所述堆叠结构划分为沿所述第二方向延伸的第一堆叠墙和多个沿所述第三方向延伸的第二堆叠墙。

26、上述方案中，所述方法还包括：

27、在所述第一沟槽中填充支撑层；

28、形成所述有源区的方法还包括：

29、在所述第二堆叠墙沿所述第三方向远离所述第一堆叠墙的端部形成端面开口的第二沟槽；所述第二沟槽将所述第二堆叠墙远离所述第一堆叠墙的部分剩余的第一半导体材料层划分为沿所述第三方向延伸的第一部分和第二部分以及连接所述第一部分和所述第二部分一端的第三部分。

30、上述方案中，所述支撑层、所述第一半导体材料层以及所述第二半导体材料层中任意两者之间的刻蚀选择比均大于10：1。

31、上述方案中，所述方法包括：

32、通过所述第二沟槽，去除剩余的所述第二半导体材料层，暴露出部分所述支撑层的表面。

33、上述方案中，所述方法包括：在去除剩余的所述第二半导体材料层后，填充第一绝缘层；以及，去除覆盖所述支撑层、剩余的所述第一半导体材料层表面的第一绝缘层，使剩余的所述第一半导体材料层及部分所述支撑层的表面暴露。

34、上述方案中，形成所述存储结构的方法包括：

35、形成电极材料层，所述电极材料层覆盖所述第一部分、第二部分、第三部分暴露的表面以及暴露的部分所述支撑层的表面；

36、形成覆盖所述电极材料层表面的电介质层；

37、形成覆盖所述电介质层表面的第二电极；

38、去除所述支撑层；

39、去除至少靠近所述电极材料层的部分所述第一绝缘层；

40、去除暴露的所述电极材料层，剩余的所述电极材料层形成第一电极。

41、上述方案中，所述方法还包括：

42、在去除覆盖所述支撑层的所述电极材料层后，在去除所述支撑层及所述电极材料层的位置处填充第二绝缘层。

43、上述方案中，形成所述字线包括：

44、在靠近所述第一堆叠墙的位置处形成贯穿所述第二堆叠墙的第三沟槽，所述第三沟槽的侧壁均暴露出部分所述第一半导体材料层；

45、在所述第三沟槽中形成所述字线。

46、本公开实施例提供了一种半导体结构及其制造方法。本公开实施例中提供的半导体结构中的有源区包括沿第三方向相对设置的第一端部和第二端部，第二端部具有沿第三方向延伸的第一部分和第二部分以及连接第一部分和第二部分一端的第三部分，第三部分位于靠近第一端部的一端，第一部分和第二部分的另一端相互分离，这样有源区的第二端部呈开口结构，在有源区形成一侧开口的沟槽结构相较于传统的在有源区形成封闭的沟槽结构，形成工艺更加简单，同时，开口结构可以为后续工艺步骤，如原子层沉积(ald，atomiclayer deposition)提供更大面积、更畅通的气体进出通道，降低了后续工序的工艺难度。