半导体结构和半导体结构的制造方法与流程

本公开属于半导体领域，具体涉及一种半导体结构和半导体结构的制造方法。

背景技术：

1、半导体结构中的动态随机存取存储器(dynamic random access memory，简称dram)是一种广泛应用于计算机系统的半导体存储器。dram的主要作用原理是利用电容内存储电荷的多寡来代表一个其存储的二进制比特(bit)是1还是0。

2、埋入式字线(buried word line)可以设置于基底内，从而有利于提高dram的集成度，还可以增加沟道长度以改善短沟道效应。但是采用埋入式字线结构的dram的性能还有待进一步提高。

技术实现思路

1、本公开实施例提供一种半导体结构和半导体结构的制造方法，至少有利于提高采用埋入式字线结构的dram的性能。

2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，半导体结构包括：基底，所述基底内具有字线沟槽；所述字线沟槽内具有层叠设置的第一字线导电层和第二字线导电层；所述第二字线导电层包括第一导电部和第二导电部，所述第一导电部内具有掺杂离子，且所述第一导电部的电阻率小于所述第二导电部的电阻率；所述第一导电部的至少部分侧壁与所述字线沟槽的内壁间隔设置；所述第二导电部与所述字线沟槽的内壁相接触；接触插塞，所述接触插塞与所述第一导电部电连接。

3、根据本公开一些实施例，本公开实施例另一方面提供一种半导体结构的制造方法，半导体结构的制造方法包括：

4、本公开实施例提供的技术方案至少具有以下优点：提供基底，在所述基底内形成字线沟槽；在所述字线沟槽内形成层叠设置的第一字线导电层和第二字线导电层；所述第二字线导电层包括第一导电部和第二导电部，所述第一导电部内具有掺杂离子，且所述第一导电部的电阻率小于所述第二导电部的电阻率；所述第一导电部的至少部分侧壁与所述字线沟槽的内壁间隔设置；所述第二导电部与所述字线沟槽的内壁相接触；形成接触插塞，所述接触插塞与所述第一导电部连接。

5、本公开实施例提供的技术方案至少具有以下优点：

6、第二字线导电层包括第一导电部和第二导电部，第一导电部内具有掺杂离子，且第一导电部的电阻率小于第二导电部的电阻率；第一导电部的至少部分侧壁与字线沟槽的内壁间隔设置。即，相比于第二导电部，第一导电部与字线沟槽侧壁的接触面积更少或者无接触关系，由此，减少了第一导电部与有源区的交叠区域，从而降低gidl电流。接触插塞与第一导电部电连接，由于第一导电部具有较小的电阻率，因而二者的接触电阻较小，有利于提高半导体结构的运行速率。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述第一导电部和所述第二导电部与所述第一字线导电层相接触；或

3.根据权利要求1所述的半导体结构，其特征在于，所述第一导电部的顶面平齐于或高于所述第二导电部的顶面。

4.根据权利要求1所述的半导体结构，其特征在于，所述第一导电部在所述字线沟槽的延伸方向延伸。

5.根据权利要求1所述的半导体结构，其特征在于，所述第一导电部的所有侧壁与所述字线沟槽的内壁间隔设置，所述第二导电部与所述字线沟槽的相对两个内壁相接触。

6.根据权利要求1所述的半导体结构，其特征在于，所述基底包括存储区和接触区；

7.根据权利要求1所述的半导体结构，其特征在于，与所述接触插塞相接触的至少部分的第一导电部的顶面低于所述第二导电部的顶面，所述接触插塞与所述字线沟槽的内壁间隔设置，所述接触插塞在第一方向上的宽度大于所述第一导电部在第一方向上的宽度，且所述接触插塞具有凸出部，所述凸出部至少位于所述第一导电部的相对两侧；所述第一方向垂直于所述字线沟槽的延伸方向，且平行于所述基底上表面。

8.根据权利要求1所述的半导体结构，其特征在于，所述第一导电部的掺杂离子的类型为n型。

9.根据权利要求1所述的半导体结构，其特征在于，所述第二导电部内不具有掺杂离子；或者所述第二导电部内具有掺杂离子，且所述第二导电部的掺杂浓度小于所述第一导电部的掺杂浓度。

10.根据权利要求1所述的半导体结构，其特征在于，所述第一导电部的掺杂浓度大于或等于1e23/μm3。

11.根据权利要求1所述的半导体结构，其特征在于，所述基底还包括外围区；

12.一种半导体结构的制造方法，其特征在于，包括：

13.根据权利要求12所述的半导体结构的制造方法，其特征在于，形成所述第二字线导电层的步骤包括：

14.根据权利要求13所述的半导体结构的制造方法，其特征在于，所述基底包括存储区和接触区，所述第一字线导电层和所述初始第二字线导电层均位于所述存储区和所述接触区内，且二者均在所述字线沟槽的延伸方向上延伸；

15.根据权利要求13所述的半导体结构的制造方法，其特征在于，所述基底还包括外围区，所述外围区具有有源层；所述制造方法还包括：

技术总结本公开实施例涉及半导体领域，提供一种半导体结构和半导体结构的制造方法。半导体结构包括：基底，所述基底内具有字线沟槽；所述字线沟槽内具有层叠设置的第一字线导电层和第二字线导电层；所述第二字线导电层包括第一导电部和第二导电部，所述第一导电部内具有掺杂离子，且所述第一导电部的电阻率小于所述第二导电部的电阻率；所述第一导电部的至少部分侧壁与所述字线沟槽的内壁间隔设置；所述第二导电部与所述字线沟槽的内壁相接触；接触插塞，所述接触插塞与所述第一导电部电连接。本公开实施例至少可以减小第一导电部与接触插塞的接触电阻，并降低GIDL电流。技术研发人员：陈小璇受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/15