半导体结构及制备方法与流程

本公开实施例涉及半导体领域，特别涉及一种半导体结构及制备方法。

背景技术：

1、半导体存储器，例如，动态随机存储器(dynamic random access memory，dram)通常包括用于存储数据的单元阵列区，以及位于单元阵列区外围的外围电路区，单元阵列区包括字线、位线以及电容结构。随着集成电路工艺制程技术的不断发展，为了提高集成电路的集成度，同时提升器件的工作速度和降低它的功耗，mos器件的特征尺寸不断缩小，由此集成电路由2d封装技术发展为3d堆叠技术。

2、常规设计中，一般为提高单个mos器件的存储容量，通常会将延伸至不同源漏段、字线或者位线的接触孔的刻蚀深度设置的较大，这也就对接触孔的蚀刻工艺以及刻蚀停止层的工艺提出了更高的要求。

技术实现思路

1、本公开实施例提供一种半导体结构及制备方法，至少有利于提高产品良率。

2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制备方法，包括：提供基底，所述基底的表面具有掩膜层，所述掩膜层内具有通孔，所述通孔底部暴露出所述基底表面，沿平行于所述基底表面的方向，所述通孔远离所述基底的顶部的尺寸大于第一预设值；进行沉积步骤，以形成薄膜，所述薄膜位于所述通孔的侧面；进行刻蚀步骤，以干法刻蚀工艺刻蚀部分厚度的所述薄膜，剩余的所述薄膜作为补偿层，所述补偿层位于所述通孔内；交替重复进行所述沉积步骤以及所述刻蚀步骤，直至所述通孔的顶部的尺寸等于所述第一预设值，所述通孔的底部的尺寸等于第二预设值，所述第二预设值小于或等于所述第一预设值。

3、另外，所述通孔的深度与所述第一预设值的比值大于或等于18。

4、另外，所述沉积步骤中，沿垂直于所述基底表面的方向，所述薄膜的厚度，与，所述薄膜和所述基底的表面的距离呈反比。

5、另外，所述刻蚀步骤中，所述薄膜的刻蚀厚度，与，所述薄膜和所述基底的表面的距离呈反比。

6、另外，所述第二预设值小于所述第一预设值；所述沉积步骤包括：在所述通孔的内壁面、底部以及所述掩膜层的表面形成所述薄膜。

7、另外，所述刻蚀步骤包括：采用所述干法刻蚀工艺刻蚀所述薄膜，直至位于所述通孔底部的所述薄膜的厚度大于位于所述通孔远离所述基底的顶部的厚度，剩余的所述薄膜作为所述补偿层。

8、另外，所述沉积步骤包括：在所述通孔的内壁面以及所述掩膜层的表面形成所述薄膜。

9、另外，所述刻蚀步骤包括：采用干法刻蚀工艺刻蚀所述薄膜，直至沿垂直于所述基底表面的方向，位于所述通孔侧壁的所述薄膜的侧面齐平，剩余的所述薄膜作为所述补偿层。

10、另外，进行所述沉积步骤之前还包括：提供每层所述薄膜的第一预设厚度以及形成每层所述薄膜的工艺参数；基于所述第一预设厚度，提供每层所述补偿层的第二预设厚度以及形成每层所述补偿层的工艺参数。

11、另外，所述基底包括层叠的初始基底以及绝缘层，所述补偿层的材料与所述绝缘层的材料相同。

12、另外，形成所述通孔后，还包括：沿所述通孔刻蚀所述绝缘层，形成电容孔。

13、另外，所述补偿层的材料包括氧化硅、氮化硅或者其它低介电常数的材料。

14、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，其特征在于，包括：基底；掩膜层，所述掩膜层内具有通孔，所述通孔底部暴露出所述基底表面，沿平行于所述基底表面的方向，所述通孔远离所述基底的顶部的尺寸等于第一预设值，所述通孔的底部的尺寸等于第二预设值，所述第二预设值小于或等于所述第一预设值；补偿层，所述补偿层位于所述通孔内。

15、另外，所述补偿层位于所述通孔的内壁面以及底部。

16、另外，所述补偿层为均匀等厚膜层。

17、另外，沿垂直于所述基底表面的方向，所述通孔的剖面形状为矩形或者近视矩形。

18、本公开实施例提供的技术方案至少具有以下优点：

19、本公开实施例提供的技术方案中，在位于基底顶部的掩膜层内开孔后形成通孔，且通孔远离基底的顶部的尺寸大于第一预设值，通过在刻蚀基底形成接触孔之前增加一步镀膜工艺，镀膜工艺包括交替重复进行的沉积步骤以及刻蚀步骤，利用沉积步骤在通孔的内部形成薄膜，利用刻蚀步骤刻蚀部分厚度的薄膜，直至通孔的顶部的尺寸等于第一预设值，且底部小于第二预设值，使得通孔的尺寸缩小以满足掩膜层的通孔的尺寸需求。如此，在刻蚀基底形成接触孔时，接触孔的特征尺寸也会对应缩小，相反的是，接触孔之间的距离会增大，有效防止了相邻的接触结构之间发生的短路甚至产品的失效问题。本公开实施例可以通过调节掩膜层的通孔的尺寸以平衡各个通孔内部的形貌，即使大部分通孔的尺寸的大小的误差降低，提高通孔的均匀性，在刻蚀电容孔时同样可以提升电容孔的均匀性，有利于提高半导体结构的良率。

技术特征：

1.一种半导体结构的制备方法，其特征在于，包括：

2.根据权利要求1所述的制备方法，其特征在于，所述通孔的深度与所述第一预设值的比值大于或等于18。

3.根据权利要求2所述的制备方法，其特征在于，所述沉积步骤中，沿垂直于所述基底表面的方向，所述薄膜的厚度，与，所述薄膜和所述基底的表面的距离呈反比。

4.根据权利要求3所述的制备方法，其特征在于，所述刻蚀步骤中，所述薄膜的刻蚀厚度，与，所述薄膜和所述基底的表面的距离呈反比。

5.根据权利要求4所述的制备方法，其特征在于，所述第二预设值小于所述第一预设值；所述沉积步骤包括：在所述通孔的内壁面、底部以及所述掩膜层的表面形成所述薄膜。

6.根据权利要求5所述的制备方法，其特征在于，所述刻蚀步骤包括：采用所述干法刻蚀工艺刻蚀所述薄膜，直至位于所述通孔底部的所述薄膜的厚度大于位于所述通孔远离所述基底的顶部的厚度，剩余的所述薄膜作为所述补偿层。

7.根据权利要求1所述的制备方法，其特征在于，所述沉积步骤包括：在所述通孔的内壁面以及所述掩膜层的表面形成所述薄膜。

8.根据权利要求7所述的制备方法，其特征在于，所述刻蚀步骤包括：采用干法刻蚀工艺刻蚀所述薄膜，直至沿垂直于所述基底表面的方向，位于所述通孔侧壁的所述薄膜的侧面齐平，剩余的所述薄膜作为所述补偿层。

9.根据权利要求1所述的制备方法，其特征在于，进行所述沉积步骤之前还包括：提供每层所述薄膜的第一预设厚度以及形成每层所述薄膜的工艺参数；基于所述第一预设厚度，提供每层所述补偿层的第二预设厚度以及形成每层所述补偿层的工艺参数。

10.根据权利要求1所述的制备方法，其特征在于，所述基底包括层叠的初始基底以及绝缘层，所述补偿层的材料与所述绝缘层的材料相同。

11.根据权利要求10所述的制备方法，其特征在于，形成所述通孔后，还包括：沿所述通孔刻蚀所述绝缘层，形成电容孔。

12.根据权利要求1所述的制备方法，其特征在于，所述补偿层的材料包括氧化硅、氮化硅或者其它低介电常数的材料。

13.一种半导体结构，其特征在于，包括：

14.根据权利要求13所述的半导体结构，其特征在于，所述补偿层位于所述通孔的内壁面以及底部。

15.根据权利要求14所述的半导体结构，其特征在于，所述补偿层为均匀等厚膜层。

16.根据权利要求13所述的半导体结构，其特征在于，沿垂直于所述基底表面的方向，所述通孔的剖面形状为矩形或者近视矩形。

技术总结本公开实施例涉及半导体领域，提供一种半导体结构及制备方法，制备方法包括：提供基底，基底的表面具有掩膜层，掩膜层内具有通孔，通孔底部暴露出基底表面，沿平行于基底表面的方向，通孔远离基底的顶部的尺寸大于第一预设值；进行沉积步骤，以形成薄膜，薄膜位于通孔的侧面；进行刻蚀步骤，以干法刻蚀工艺刻蚀部分厚度的薄膜，剩余的薄膜作为补偿层，补偿层位于通孔内；交替重复进行沉积步骤以及刻蚀步骤，直至通孔的顶部的尺寸等于第一预设值，通孔的底部尺寸等于第二预设值，第二预设值小于或等于第一预设值。本公开实施例提供的半导体结构及制备方法至少可以改善产品的良率。技术研发人员：王景皓,陈瑞受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/15