半导体结构及其制备方法、存储器与流程

本公开实施例涉及半导体，特别涉及一种半导体结构及其制备方法、存储器。

背景技术：

1、dram(dynamic random access memory，动态随机存储器)存储器是一种常见的半导体存储器，通常由核心的阵列区以及外围区两个部分组成。

2、位线结构的至少一侧设置有电容接触结构，电容接触结构用于电连接电容结构与有源区。位线结构的电信号通过接触焊盘进行传输，接触焊盘通常和电容接触结构同步形成。当前，相邻的接触焊盘之间容易发生短路的风险。

技术实现思路

1、本公开实施例提供一种半导体结构及其制备方法、存储器，至少有利于减小半导体结构容易发生短路的风险。

2、本公开实施例提供一种半导体结构，包括：衬底，所述衬底具有阵列区以及外围区；多条沿第一方向延伸且沿第二方向间隔排布的位线结构，所述位线结构位于所述衬底上且横跨所述阵列区以及位于所述阵列区在所述第一方向上的相对两侧的所述外围区，所述位线结构包括位线主体以及包覆于所述位线主体顶面以及侧壁的保护层；多个接触焊盘，分布于所述阵列区在所述第一方向上的相对两侧的所述外围区中；其中，在所述阵列区在所述第一方向上的一侧的所述外围区中，所述接触焊盘与奇数序的所述位线结构的所述位线主体电连接；在所述阵列区在所述第一方向上的另一侧的所述外围区中，所述接触焊盘与偶数序的所述位线结构的所述位线主体电连接；在所述第二方向上相邻的两个所述接触焊盘之间的间隙与一条所述位线结构的所述保护层的至少部分顶面正对。

3、在一些实施例中，在所述第二方向上相邻的两个所述接触焊盘之间的间隙与一条所述位线结构的所述保护层的部分顶面正对。

4、在一些实施例中，在所述第二方向上相邻的两个所述接触焊盘均覆盖一条所述位线结构的所述保护层的部分顶面，在所述第二方向上，相邻的两个所述接触焊盘之间的间隙的宽度与该条所述位线结构的所述保护层的宽度之比为0.5:1至0.9:1。

5、在一些实施例中，在所述第二方向上相邻的两个所述接触焊盘中，仅一个所述接触焊盘覆盖一条所述位线结构的所述保护层的部分顶面。

6、在一些实施例中，在所述第二方向上，相邻的两个所述接触焊盘均不覆盖该条所述位线结构的所述保护层的顶面。

7、在一些实施例中，位线结构的所述保护层具有位线接触孔，所述位线接触孔露出所述位线主体的顶面，所述接触焊盘通过所述位线接触孔与所述位线结构的所述位线主体对应电连接。

8、在一些实施例中，位于所述阵列区在所述第一方向上的同一侧的多个位线接触孔沿所述第二方向依次排布；或者，位于所述阵列区在所述第一方向上的同一侧的多个位线接触孔沿所述第二方向交错排布。

9、在一些实施例中，接触焊盘包括扩散阻挡层和金属层，所述扩散阻挡层和所述金属层填充所述位线接触孔。

10、在一些实施例中，还包括：隔离结构，所述隔离结构位于所述外围区中且位于相邻的两条所述位线结构之间，所述隔离结构的至少部分顶面低于所述保护层的顶面。

11、在一些实施例中，还包括：多个沿所述第一方向间隔排布的电容接触结构，所述电容接触结构位于所述阵列区的所述位线结构的一侧，与所述位线结构的侧壁相接触；介质层，横跨多条沿所述第二方向排布的位线结构顶面，所述阵列区的所述介质层位于沿所述第一方向相邻的两个所述电容接触结构之间，与所述电容接触结构的侧壁相接触；所述隔离结构包括：沿所述第一方向间隔排布的隔离层，所述外围区的所述介质层位于沿所述第一方向相邻的两个所述隔离层之间，并与所述隔离层侧壁相接触，与所述隔离层共同构成所述隔离结构。

12、在一些实施例中，衬底包括位于所述阵列区中的多个有源区和定义所述多个有源区的沟槽隔离结构，所述位线主体与所述有源区电连接，位于所述位线主体两侧的两个所述电容接触结构与同一个所述有源区电连接。

13、相应地，本公开实施例还提供一种半导体结构的制备方法，包括：提供衬底，所述衬底具有阵列区以及外围区；在所述衬底上形成多条沿第一方向延伸且沿第二方向间隔排布的位线结构，所述位线结构位于所述衬底上，横跨所述阵列区以及在所述第一方向上的相对两侧的所述外围区，所述位线结构包括位线主体以及包覆于所述位线主体顶面以及侧壁的保护层；在所述第一方向上的相对两侧的所述外围区中形成多个接触焊盘；其中，在所述阵列区在所述第一方向上的一侧的所述外围区中，所述接触焊盘与奇数序的所述位线结构的所述位线主体电连接；在所述阵列区在所述第一方向上的另一侧的所述外围区中，所述接触焊盘与偶数序的所述位线结构的所述位线主体电连接；在所述第二方向上相邻的两个所述接触焊盘之间的间隙与一条所述位线结构的所述保护层的至少部分顶面正对。

14、在一些实施例中，还包括：在所述阵列区的相邻的两个所述位线结构之间形成电容接触结构与介质层，以及在所述外围区的相邻的两个所述位线结构之间形成隔离结构，其中，所述电容接触结构位于所述位线结构侧壁，所述介质层与所述电容接触结构远离所述位线结构的侧壁接触，所述隔离结构的至少部分顶面低于所述保护层的顶面。

15、在一些实施例中，形成所述隔离结构和所述介质层的方法包括：在相邻的所述位线结构之间形成初始隔离层；刻蚀所述初始隔离层，形成所述第二方向延伸的凹槽，剩余所述初始隔离层形成隔离层；在所述凹槽内形成介质层；刻蚀位于所述阵列区中的隔离层，形成电容接触孔；在所述电容接触孔内形成电容接触插塞，电容接触插塞的顶面低于所述电容接触孔的开口所在平面；形成电容接触结构，所述电容接触结构的第一部分填充所述电容接触孔，所述电容接触结构的第二部分覆盖一条所述位线结构的保护层的部分顶面；其中，位于所述外围区中的所述隔离层和所述介质层形成所述外围区的所述隔离结构，所述电容接触结构和所述接触焊盘同步形成。

16、在一些实施例中，形成所述接触焊盘和所述电容接触结构的方法包括：在所述衬底上形成导电材料层，所述导电材料层覆盖所述保护层顶面以及所述隔离结构顶面，所述导电材料层还填充于所述电容接触孔中，与所述电容接触插塞顶面接触；在所述导电材料层上形成第一掩膜层；对所述第一掩膜层进行图形化工艺，形成沿所述第一方向间隔排布的第一子掩膜层，相邻的所述第一子掩膜层之间形成第一开口，在所述阵列区在所述第一方向上的一侧的所述外围区中的所述第一子掩膜层覆盖所述奇数序的位线结构顶面，露出所述偶数序的位线结构的所述保护层的至少部分顶面；在所述阵列区在所述第一方向上的另一侧的所述外围区中的所述第一子掩膜层覆盖所述偶数序的位线结构顶面，露出所述奇数序的位线结构的所述保护层的至少部分顶面；沿所述第一开口对刻蚀所述导电材料层，剩余所述导电材料层中，位于所述外围区的所述导电材料层形成所述接触焊盘，位于所述阵列区的所述导电材料层形成所述电容接触结构。

17、在一些实施例中，外围区的所述第一子掩膜层还覆盖所述至少部分隔离结构顶面，位于至少部分所述隔离结构顶面的所述导电材料层的厚度大于位于所述保护层顶面的所述导电材料层的厚度。

18、相应地，本公开实施例另一方面还提供一种存储器，包括上述任一项所述的半导体结构。

19、本公开实施例提供的技术方案至少具有以下优点：

20、本公开实施例提供的半导体结构的技术方案中，接触焊盘分布于阵列区在第一方向上的相对两侧的外围区中，用于传输位线结构的电信号。其中，在阵列区沿第一方向两侧的外围区中，一侧的外围区中的接触焊盘用于与奇数序的位线主体电连接，另一侧的外围区的接触焊盘用于与偶数序的位线主体电连接。也就是说，相邻的两条位线结构的电信号分别由位于不同侧的外围区中的接触焊盘传输。同时，在同一侧的外围区中不与接触焊盘电连接的位线结构的保护层的至少部分顶面可以与相邻的两个接触焊盘之间的间隙正对，使得在实际制备接触焊盘的工艺中，对位于保护层顶面的接触焊盘进行刻蚀工艺，以形成多条间隔排布的接触焊盘。由于位线结构的保护层通常起到对位线主体的保护作用，其具有较大的硬度，使得在对半导体结构中的其它结构进行刻蚀的工艺中，保护层不容易受到工艺损伤，因此可以保留较为完整的形貌，即保护层的顶面不容易出现凹陷，进而使得位于保护层顶面的接触焊盘的厚度不至于过厚，因此保护层顶面的接触焊盘更容易被刻蚀完全，进而减小相邻的接触焊盘之间发生电接触的概率，减少短路现象的发生。