半导体结构及其制备方法与流程

本公开涉及半导体制造，特别是涉及一种半导体结构及其制备方法。

背景技术：

1、随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战引起了三维(3d)半导体器件设计的发展。

2、然而，传统制备方法在提高半导体结构的集成密度的同时，难以在制程中得到良好的刻蚀轮廓，从而造成半导体结构生产良率以及产品可靠性的降低，这对于半导体结构尺寸的进一步微缩是极大挑战。

技术实现思路

1、基于此，有必要针对现有技术中的不足之处提供一种半导体结构及其制备方法。

2、为了实现上述目的，一方面，本公开根据一些实施例提供一种半导体结构的制备方法，包括：

3、提供衬底；

4、于所述衬底上形成垂直堆叠结构；所述垂直堆叠结构包括字线区域和沿第一方向依次连接排布的第一区域、第二区域及第三区域；所述第一区域和所述第三区域内均具有第一开口，所述第一开口在竖直方向上贯穿所述垂直堆叠结构；所述字线区域沿第二方向延伸并连接相邻所述第二区域；所述垂直堆叠结构包括在所述竖直方向上交替叠置的图形化牺牲层及图形化有源层；所述第二方向与所述第一方向相交；

5、基于所述第一开口，去除所述第一区域、所述第二区域及所述第三区域中的所述图形化牺牲层；

6、去除所述字线区域中的所述图形化牺牲层，并于字线区域中的所述图形化有源层的上表面和下表面形成字线结构。

7、在一些实施例中，形成所述字线结构之后，所述半导体结构的制备方法还包括：

8、将至少部分所述第一区域的图形化有源层进行金属化处理，以形成位线接触结构；

9、去除部分所述第一区域的垂直堆叠结构，并形成位线结构；所述位线结构沿所述竖直方向延伸，且所述位线结构经由所述位线接触结构与所述第二区域中沿所述竖直方向分布的多层所述图形化有源层相连接。

10、在一些实施例中，所述垂直堆叠结构还包括位于所述第三区域背离所述第二区域一侧的第四区域；

11、形成所述字线结构之后，所述半导体结构的制备方法还包括：

12、将至少部分所述第三区域的图形化有源层进行金属化处理，以形成电容接触结构；

13、去除所述第四区域内的所述图形化有源层，以形成电容沟槽；

14、在所述电容沟槽内形成电容结构；所述电容结构经由所述电容接触结构与所述第二区域中的所述图形化有源层相连接。

15、在一些实施例中，所述第二区域包括第一子区域、第二子区域及沟道区域；所述字线区域连接于所述第二区域的所述沟道区域；

16、于所述字线区域中的所述图形化有源层的上表面和下表面形成所述字线结构时，所述半导体结构的制备方法还包括：

17、于所述沟道区域的所述图形化有源层的上表面和下表面形成栅极结构，所述栅极结构与所述字线结构电连接。

18、在一些实施例中，所述基于所述第一开口，去除所述第一区域、所述第二区域及所述第三区域中的所述图形化牺牲层之前，所述半导体结构的制备方法还包括：

19、形成第一图形化掩模层及第二图形化掩模层；所述第一图形化掩模层位于所述第一区域的部分上表面、所述第一子区域的上表面、所述第二子区域的上表面及所述第三区域的部分上表面，且暴露出所述第一开口；所述第二图形化掩模层位于所述沟道区域和所述字线区域的上表面。

20、在一些实施例中，所述基于所述第一开口，去除所述第一区域、所述第二区域及所述第三区域中的所述图形化牺牲层之后，所述去除所述字线区域中的所述图形化牺牲层之前，所述半导体结构的制备方法还包括：

21、形成填充绝缘层；所述填充绝缘层填满所述第一开口，并填满所述第一区域、所述第二区域及所述第三区域中相邻所述图形化有源层之间的间隙。

22、在一些实施例中，所述第一图形化掩模层的材质与所述第二图形化掩模层的材质不同；

23、所述形成填充绝缘层之后，所述半导体结构的制备方法还包括：

24、去除所述第二图形化掩模层。

25、在一些实施例中，所述去除所述字线区域中的所述图形化牺牲层，包括：

26、形成第二开口；所述第二开口暴露出所述字线区域中的所述图形化牺牲层；

27、基于所述第二开口，去除所述字线区域中的所述图形化牺牲层；

28、形成所述字线结构之后，所述半导体结构的制备方法还包括：

29、形成第三开口，所述第三开口暴露出所述字线区域中的所述图形化有源层；

30、基于所述第三开口，去除部分所述字线区域中的所述图形化有源层，以形成沿所述第二方向间隔排布的多个有源结构。

31、在一些实施例中，所述半导体结构的制备方法还包括：

32、基于所述第一开口，对所述第一子区域和所述第二子区域的图形化有源层进行离子注入，以形成位于所述第一子区域的第一源漏区和位于所述第二子区域的第二源漏区。

33、在一些实施例中，形成所述字线结构和所述栅极结构，包括：

34、形成字线材料层；所述字线材料层覆盖所述字线区域和所述沟道区域中的所述图形化有源层的表面，以及所述填充绝缘层与所述沟道区域相接侧的侧壁；

35、去除位于所述填充绝缘层的所述侧壁上的所述字线材料层，保留的位于所述字线区域的所述字线材料层作为所述字线结构，保留的位于所述沟道区域的所述字线材料层作为所述栅极结构。

36、在一些实施例中，于所述衬底上形成的所述垂直堆叠结构的数量为多个；

37、多个所述垂直堆叠结构沿所述第二方向间隔排布，不同所述垂直堆叠结构中位于同一层的所述字线结构相连接。

38、另一方面，本公开还根据一些实施例提供一种半导体结构，包括：

39、衬底；

40、位于所述衬底上的垂直堆叠器件结构，所述垂直堆叠器件结构包括多个在竖直方向上间隔排布的图形化器件结构；所述图形化器件结构包括沿第一方向依次连接排布的位线结构、位线接触结构、有源结构和电容接触结构；所述位线结构和所述位线接触结构构成环形结构，且所述电容接触结构构成环形结构。

41、在一些实施例中，所述有源结构包括沿第一方向依次连接排布的第一源漏区、沟道区域和第二源漏区；所述有源结构还包括沿第二方向位于所述沟道区域相对两侧的字线区域，所述字线区域连接于所述沟道区域；

42、所述半导体结构还包括：

43、字线结构，位于所述字线区域的有源结构表面；

44、栅极结构，位于所述沟道区域的有源结构表面，且与所述字线结构电连接。

45、在一些实施例中，所述半导体结构还包括：

46、填充绝缘层，至少位于所述位线结构和相邻所述位线接触结构之间及相邻所述电容接触结构之间的间隙，且所述环形结构环绕部分所述填充绝缘层。

47、在一些实施例中，所述半导体结构还包括：

48、电容结构，位于所述电容接触结构背离所述有源结构的一侧，且与所述电容接触结构电连接；

49、电容介质层，位于同一所述垂直堆叠器件结构中的相邻所述电容结构之间。

50、在一些实施例中，所述垂直堆叠器件结构的数量为多个；

51、多个所述垂直堆叠器件结构沿所述第二方向间隔排布；不同所述垂直堆叠器件结构位于同一层的所述字线结构相连接。

52、本公开提供的半导体结构及其制备方法至少具有如下有益效果：

53、本公开提供的半导体结构及其制备方法，在衬底上形成垂直堆叠结构，垂直堆叠结构的第一区域和第三区域内均具有第一开口，以第一开口暴露的面作为刻蚀面，通过第一开口去除第一区域、第二区域及第三区域中的图形化牺牲层，如此，通过第一开口能够在上述水平工艺过程中得到良好的刻蚀轮廓，从而有效提升半导体结构的生产良率以及产品可靠性。并且，在垂直堆叠结构中定义有字线区域，在位置和形状均被预先定义的字线区域，图形化有源层的上表面和下表面形成字线结构，这样可以很好地对字线结构的轮廓进行控制，进一步提升半导体结构的生产良率以及产品可靠性。