半导体器件的制作方法

本公开涉及一种半导体器件，具体地，涉及一种具有改进的电特性和增加的集成密度的半导体器件。

背景技术：

1、半导体器件包括由金属氧化物半导体场效应晶体管(mos-fet)构成的集成电路。响应于对具有较小图案尺寸和较严格设计规则的半导体器件的不断增长的需求，这些mos-fet正在按比例缩小。然而，mos-fet的尺寸的这种减小可能损害半导体器件的操作特性。因此，正在进行研究以解决由这种小型化带来的技术挑战并提供高性能半导体器件。

技术实现思路

1、本发明构思的实施例提供一种具有改进的电特性和增加的集成密度的半导体器件。

2、根据本发明构思的实施例，提供一种半导体器件，包括：衬底上的第一晶体管和第二晶体管；在第一晶体管与第二晶体管之间提供的隔离晶体管；衬底的下部中的下电源线；和背侧栅极接触件，其穿透衬底并连接到下电源线和隔离晶体管的虚设栅电极。

3、根据本发明构思的实施例，提供一种半导体器件，包括：衬底，包括在第一方向上彼此间隔开的第一有源区和第二有源区；第一下电源线，设置在衬底的下部中并与第一有源区重叠；第二下电源线，设置在衬底的下部中并与第二有源区重叠；在衬底上提供并彼此串联连接的第一反相器和第二反相器；和在第一反相器与第二反相器之间提供的隔离电路，其中，隔离电路包括：第一有源区上的第一源极/漏极图案；在第一源极/漏极图案之间提供并与第一有源区交叉的第一虚设栅电极；第二有源区上的第二源极/漏极图案；第二虚设栅电极，在第二源极/漏极图案之间提供、与第二有源区交叉并在第一方向上与第一虚设栅电极间隔开；第一背侧栅极接触件，其穿透衬底并直接连接到第一下电源线和第一虚设栅电极；和第二背侧栅极接触件，其穿透衬底并直接连接到第二下电源线和第二虚设栅电极。

4、根据本发明构思的实施例，提供一种半导体器件，包括：衬底，包括在第一方向上彼此间隔开的第一有源区和第二有源区；第一下电源线，设置在衬底的下部中并与第一有源区重叠；第二下电源线，设置在衬底的下部中并与第二有源区重叠；第一有源区上的第一源极/漏极图案；第二有源区上的第二源极/漏极图案；在第一对第一源极/漏极图案之间和第一对第二源极/漏极图案之间提供并与第一有源区和第二有源区交叉的第一栅电极；在第二对第一源极/漏极图案之间以及第二对第二源极/漏极图案之间提供并与第一有源区和第二有源区交叉的第二栅电极；第一有源区上的第一虚设栅电极和第二有源区上的第二虚设栅电极，第一虚设栅电极和第二虚设栅电极位于第一栅电极与第二栅电极之间；第一有源区上的第三虚设栅电极和第二有源区上的第四虚设栅电极，第二栅电极位于第一虚设栅电极与第三虚设栅电极之间以及第二虚设栅电极与第四虚设栅电极之间；第一背侧栅极接触件，其穿透衬底并分别直接连接到第一下电源线以及第一虚设栅电极和第三虚设栅电极；第二背侧栅极接触件，其穿透衬底并分别直接连接到第二下电源线以及第二虚设栅电极和第四虚设栅电极；第一背侧有源接触件，其穿透衬底并在第一虚设栅电极和第三虚设栅电极的第一侧处分别直接连接到第一下电源线和第一源极/漏极图案；和第二背侧有源接触件，其穿透衬底并在第二虚设栅电极和第四虚设栅电极的第一侧处分别直接连接到第二下电源线和第二源极/漏极图案。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1的半导体器件，其中，隔离晶体管包括：

3.根据权利要求2的半导体器件，其中，下电源线与沟道图案垂直地重叠。

4.根据权利要求2的半导体器件，还包括：背侧有源接触件，其穿透衬底并将源极图案和漏极图案之一连接到下电源线。

5.根据权利要求4的半导体器件，其中，背侧有源接触件的侧表面的一部分与背侧栅极接触件的侧表面的一部分接触。

6.根据权利要求2的半导体器件，其中，背侧栅极接触件与源极图案和漏极图案之一接触。

7.根据权利要求1的半导体器件，其中，下电源线被配置为将电源电压或接地电压施加到背侧栅极接触件。

8.根据权利要求1的半导体器件，其中，第一晶体管和第二晶体管分别包括第一栅电极和第二栅电极，并且

9.根据权利要求1的半导体器件，其中，衬底是绝缘衬底。

10.一种半导体器件，包括：

11.根据权利要求10的半导体器件，还包括：

12.根据权利要求11的半导体器件，其中，第一背侧栅极接触件的侧表面的一部分与第一背侧有源接触件的侧表面的一部分接触，并且

13.根据权利要求10的半导体器件，其中，第一源极/漏极图案和第一虚设栅电极构成第一隔离晶体管，

14.根据权利要求13的半导体器件，其中，第一隔离晶体管和第二隔离晶体管共同连接到第一反相器的输出端子。

15.根据权利要求13的半导体器件，其中，第一隔离晶体管的第一源极/漏极图案和第一虚设栅电极共同连接到第一反相器或第二反相器的p沟道金属氧化物半导体(pmos)晶体管的源极/漏极端子之一，并且

16.根据权利要求10的半导体器件，其中，隔离电路还包括：

17.根据权利要求16的半导体器件，其中，第一虚设栅电极包括分别插入在第一沟道图案之间的多个第一内电极，

18.根据权利要求16的半导体器件，其中，第一背侧栅极接触件与第一源极/漏极图案接触，并且

19.根据权利要求10的半导体器件，其中，第一有源区包括具有第一宽度的第一区和具有大于第一宽度的第二宽度的第二区，

20.一种半导体器件，包括：

技术总结一种半导体器件，包括：衬底上的第一晶体管和第二晶体管；在第一晶体管与第二晶体管之间提供的隔离晶体管；衬底的下部中的下电源线；和背侧栅极接触件，其穿透衬底并连接到下电源线和隔离晶体管的虚设栅电极。技术研发人员：唐昊莹,金兑衡,都桢湖受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/7/23