半导体结构及其制作方法、存储器与流程

本公开涉及半导体，涉及但不限于一种半导体结构及其制作方法、存储器。

背景技术：

1、动态随机存取存储器(dram，dynamic random access memory)的一种常见的存储阵列架构是包括一个晶体管和一个作为存储单元的电容(即1t1c的存储单元)组成的阵列。晶体管的栅极与字线相连，源/漏极的一端与位线相连，另一端与电容相连。

2、随着动态随机存取存储器的尺寸不断缩小，电容的尺寸也随之缩小。如何保证电容各方面性能不受影响的前提下，对其制备工艺等都提出了更高的要求。

技术实现思路

1、鉴于此，为解决相关技术问题，本公开实施例提出了一种半导体结构及其制作方法、存储器。

2、一方面，本公开实施例提供了一种半导体结构的制作方法，所述方法包括：

3、提供堆叠结构；所述堆叠结构包括由下到上依次层叠设置的第一支撑层、第一介质层、第二支撑层、第二介质层和第三支撑层；

4、形成贯穿所述堆叠结构的多个第一孔，并在所述第一孔中形成第一导电层；

5、在沿垂直于所述层叠的方向与所述第一导电层存在偏移的预设位置处形成贯穿所述第三支撑层的第二孔；

6、通过所述第二孔去除所述第二介质层，形成间隙；

7、至少在所述第二孔的侧壁和所述间隙的侧壁形成保护层；

8、在所述预设位置处形成贯穿所述第二支撑层的第三孔；

9、通过所述第三孔至少去除所述第一介质层。

10、上述方案中，所述保护层的材料与所述第一介质层的材料相同；

11、所述通过所述第三孔至少去除所述第一介质层，包括：

12、通过所述第三孔去除所述第一介质层和所述保护层。

13、上述方案中，第一介质层与所述保护层的材料均包括半导体材料的氧化物。

14、上述方案中，所述形成保护层，包括：

15、通过原子层沉积工艺，形成所述保护层。

16、上述方案中，所述堆叠结构还包括：位于所述第三支撑层上的牺牲层；

17、所述形成贯穿所述堆叠结构的第一孔，包括：

18、在所述牺牲层上形成第一掩膜层；

19、利用所述第一掩膜层对所述堆叠结构进行第一刻蚀，形成所述第一孔；在进行所述第一刻蚀的过程中，所述第一掩膜层和部分所述牺牲层同时被去除；

20、所述方法还包括：

21、去除剩余的所述牺牲层。

22、上述方案中，所述堆叠结构中各介质层与所述牺牲层的刻蚀选择比不同；所述堆叠结构中各支撑层与所述牺牲层的刻蚀选择比不同。

23、上述方案中，所述堆叠结构中各介质层的材料包括半导体材料的氧化物，所述堆叠结构中各支撑层的材料包括半导体材料的氮化物，所述牺牲层包括半导体材料。

24、上述方案中，所述在所述第一孔中形成第一导电层，包括：

25、在所述第三支撑层的顶面及所述第一孔中形成第一初始导电层；

26、所述方法还包括：

27、在形成所述第二孔之前，去除位于所述第三支撑层顶面的所述第一初始导电层，剩余的所述第一初始导电层作为所述第一导电层。

28、上述方案中，所述多个第一导电层形成多排，相邻的两排第一导电层中彼此相邻的三个第一导电层呈三角形排布；

29、所述形成贯穿所述第三支撑层的第二孔，包括：

30、在所述第三支撑层上形成第二掩膜层；所述第二掩膜层对应的图案位于所述三角形的中间，且与所述彼此相邻的三个第一导电层均接触；

31、利用所述第二掩膜层对所述第三支撑层进行第二刻蚀，形成所述第二孔。

32、上述方案中，所述至少在所述第二孔的侧壁和所述间隙的侧壁形成保护层，包括：

33、在所述第二孔的侧壁、所述间隙的侧壁、所述第三支撑层的顶部以及所述间隙的底部均形成所述保护层；

34、在所述预设位置处形成贯穿所述第二支撑层的第三孔，包括：

35、利用位于所述第三支撑层顶部的所述保护层作为掩膜层，对所述间隙底部的所述保护层及所述第二支撑层进行第三刻蚀，形成所述第三孔。

36、上述方案中，所述方法还包括：

37、在去除所述第一介质层后，形成覆盖所述第一导电层的电介质层；

38、形成覆盖所述电介质层的第二导电层。

39、另一方面，本公开实施例还提供了一种半导体结构，所述半导体结构由本公开上述实施例中所述的方法制备得到，所述半导体结构包括：

40、基底；

41、多个支撑层，位于所述基底上且沿第一方向层叠设置；

42、第一导电层，沿第二方向和第三方向呈阵列排布；所述第一导电层沿所述第一方向延伸且贯穿多个所述支撑层；所述第一方向与所述第二方向和所述第三方向均垂直，所述第二方向与所述第三方向相交；

43、多个电介质层；所述电介质层覆盖所述第一导电层的表面；

44、第二导电层，覆盖所述多个电介质层的表面。

45、上述方案中，所述多个第一导电层形成多排，相邻的两排第一导电层中彼此相邻的三个第一导电层呈三角形排布。

46、再一方面，本公开实施例又提供了一种存储器，包括：如本公开上述实施例中所述的半导体结构，以及位于所述基底内的晶体管阵列，第一导电层与所述晶体管阵列电连接。

47、本公开各实施例中，由下至上依次形成层叠设置的第一支撑层、第一介质层、第二支撑层、第二介质层和第三支撑层，再形成贯穿第一支撑层、第一介质层、第二支撑层、第二介质层和第三支撑层的第一孔，并在第一孔中形成第一导电层，然后在与第一导电层存在偏移的预设位置处形成贯穿第三支撑层的第二孔，并通过第二孔去除第二介质层，形成间隙，接下来，在第二孔和间隙的侧壁均形成保护层，然后在预设位置处形成贯穿第二支撑层的第三孔，通过第三孔去除第一介质层，如此使得第二孔、间隙、第三孔以及第一介质层被去除后留下的空隙共同形成存储结构孔；所述存储结构孔用于形成完整的存储单元。其中，在上述形成存储结构孔的过程中，通过在第二孔的侧壁和间隙的侧壁形成保护层，使得在形成第三孔、去除第二介质层以及去除第一介质层等操作中均不会破坏第三支撑层的顶部结构，进而提高了第三支撑层的保形能力；同时，第一导电层暴露的侧壁也不会被破坏，进而提高了第一导电层的质量，如此，可以提高存储结构孔的均匀性，这样，在存储结构孔中形成完整的存储单元的保形能力也得到提高，进而提高存储单元的电学性能以及存储器的可靠性。

技术特征：

1.一种半导体结构的制作方法，其特征在于，所述方法包括：

2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述保护层的材料与所述第一介质层的材料相同；

3.根据权利要求2所述的半导体结构的制作方法，其特征在于，第一介质层与所述保护层的材料均包括半导体材料的氧化物。

4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述形成保护层，包括：

5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述堆叠结构还包括：位于所述第三支撑层上的牺牲层；

6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述堆叠结构中各介质层与所述牺牲层的刻蚀选择比不同；所述堆叠结构中各支撑层与所述牺牲层的刻蚀选择比不同。

7.根据权利要求6所述的半导体结构的制作方法，其特征在于，所述堆叠结构中各介质层的材料包括半导体材料的氧化物，所述堆叠结构中各支撑层的材料包括半导体材料的氮化物，所述牺牲层包括半导体材料。

8.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述在所述第一孔中形成第一导电层，包括：

9.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述多个第一导电层形成多排，相邻的两排所述第一导电层中彼此相邻的三个所述第一导电层呈三角形排布；

10.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述至少在所述第二孔的侧壁和所述间隙的侧壁形成保护层，包括：

11.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述方法还包括：

12.一种半导体结构，其特征在于，所述半导体结构由权利要求1至11中任一项所述的方法制备得到，所述半导体结构包括：

13.根据权利要求12所述的半导体结构，其特征在于，所述多个第一导电层形成多排，相邻的两排第一导电层中彼此相邻的三个第一导电层呈三角形排布。

14.一种存储器，其特征在于，包括：如权利要求12至13任一项所述的半导体结构，以及位于所述基底内的晶体管阵列，第一导电层与所述晶体管阵列电连接。

技术总结本公开实施例提出了一种半导体结构及其制作方法、存储器，其中，所述半导体结构的制作方法包括：提供堆叠结构；所述堆叠结构包括由下到上依次层叠设置的第一支撑层、第一介质层、第二支撑层、第二介质层和第三支撑层；形成贯穿所述堆叠结构的多个第一孔，并在所述第一孔中形成第一导电层；在沿垂直于所述层叠的方向与所述第一导电层存在偏移的预设位置处形成贯穿所述第三支撑层的第二孔；通过所述第二孔去除所述第二介质层，形成间隙；至少在所述第二孔的侧壁和所述间隙的侧壁形成保护层；在所述预设位置处形成贯穿所述第二支撑层的第三孔；通过所述第三孔至少去除所述第一介质层。技术研发人员：宛强,夏军,问明亮受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/23